「JFET」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Consequently, JFET characteristics can also be made constant.例文帳に追加

したがって、ＪＦＥＴの特性も一定とすることが可能となる。 - 特許庁

To provide a JFET (junction field effect transistor) which easily realizes normally off, while securing high conductance and where leakage current is small even at high temperatures, and to provide a method for manufacturing the JFET.例文帳に追加

高コンダクタンスを確保しつつノーマリーオフを容易に実現し、かつ高温でも漏洩電流の少ないＪＦＥＴおよびその製造方法を提供する。 - 特許庁

To restrain a dent from being made in a substrate as much as possible when a gate opening is provided to a JFET, so as to prevent the JFET from deteriorating in characteristic controllability due to the dent.例文帳に追加

ＪＦＥＴのゲート開口にともなう基板掘れを極力抑制して、これが原因で生じるトランジスタ特性の制御性低下を防止する。 - 特許庁

The temperature of the SiC-JFET 2 is detected by using a temperature-sensitive diode 8, and if the temperature exceeds a predetermined temperature, the SiC-JFET 2 can be protected from breaking due to an excessive temperature rise by turning off the SiC-JFET 2.例文帳に追加

また、感温ダイオード８を用いて、ＳｉＣ−ＪＦＥＴ２の温度を求め、所定温度以上になった場合にＳｉＣ−ＪＦＥＴ２をオフさせることによって、ＳｉＣ−ＪＦＥＴ２を過昇温による破壊から保護することができる。 - 特許庁

JFET (JUNCTION TYPE FIELD EFFECT TRANSISTOR) AND SOLID-STATE IMAGE PICKUP DEVICE USING SAME例文帳に追加

ＪＦＥＴ（接合型電界効果トランジスタ）、及びこれを用いた固体撮像装置 - 特許庁

Temperature dependency of a gate current IG flowing to the JFET 32 in an ON state is utilized to easily calculate the temperature value of the JFET 32.例文帳に追加

さらに、オン状態のＪＦＥＴ３２に流れるゲート電流ＩＧの温度依存性を利用することによって、ＪＦＥＴ３２の温度の値を簡単に求めることができる。 - 特許庁

On the channel, there is formed a gate, which causes formation of a vertical JFET.例文帳に追加

チャネルの上にゲートが形成され、それにより垂直ＪＦＥＴが形成される。 - 特許庁

A JFET element 22 with two built-in circuits is composed of JFETs 18, 20, and a very weak current from the ionization chamber 10 is input into a gate of the JFET 18.例文帳に追加

２回路入りＪＦＥＴ素子２２はＪＦＥＴ１８及び２０によって構成され、ＪＦＥＴ１８のゲートには電離箱１０からの微弱電流が入力される。 - 特許庁

A semiconductor device in this embodiment comprises a SiC- JFET 2 and protecting diodes 4, 6, and 8 for protecting the SiC-JFET 2 on the same chip.例文帳に追加

本実施例の半導体装置においては、ＳｉＣ−ＪＦＥＴ２と、このＳｉＣ−ＪＦＥＴ２を保護するための保護用ダイオード４，６，８とを同一チップ上に有している。 - 特許庁

To form a JFET at the same time when a CMOS is formed.例文帳に追加

ＣＭＯＳの形成時にＪＦＥＴを並行して形成することができるようにする。 - 特許庁

To provide a gate control device of normally-on type JFET electronic switch for electric power.例文帳に追加

ノーマリオンタイプのＪＦＥＴ電力用電子スイッチのゲート制御装置を提供する。 - 特許庁

To provide an apparatus and method for driving a junction type field effect transistor (JFET) for suppressing heat generation of the JFET by temporary overcurrent and detecting the overheat state of the JFET in a simple configuration.例文帳に追加

簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱状態を検知することができる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。 - 特許庁

A cooling element 30 is joined to the JFET element 22 in a close contact condition, and the JFET element 22 is cooled to keep a fixed cooled temperature by a temperature control part 34.例文帳に追加

ＪＦＥＴ素子２２には冷却素子３０が密着接合されており、温度制御部３４によってＪＦＥＴ素子２２を冷却して一定の冷却温度に保つことが可能である。 - 特許庁

Consequently, the JFET resistance in a JFET region formed between the adjoining p-type deep layers 10 can be reduced, and thereby the on-resistance can be reduced.例文帳に追加

したがって、隣り合うｐ型ディープ層１０の間に構成されるＪＦＥＴ領域でのＪＦＥＴ抵抗を低減することができ、オン抵抗の低減を図ることが可能となる。 - 特許庁

Preferably, the impurity density Nd of the JFET region 10 is selected so as to have a relation of Nd≥6.5×10^16×Ld^-1.7 to the length Ld of the JFET region 10.例文帳に追加

好ましくは、ＪＦＥＴ領域１０の不純物密度Ｎｄを、ＪＦＥＴ領域１０の長さＬｄに対して、Ｎｄ≧６．５×１０^16×Ｌｄ^-1.7の関係を有するように選ぶ。 - 特許庁

To realize improvement in both of the S/N of a JFET and the transient characteristics of drain current simultaneously, in a semiconductor device equipped with the JFET used for a microphone or the like.例文帳に追加

マイクロホン等に使用されるＪＦＥＴを備える半導体装置において、ドレイン電流の過渡特性の改善と、ＪＦＥＴのＳ／Ｎの改善の双方を、同時に実現する。 - 特許庁

VERTICAL JFET (JUNCTION FIELD-EFFECT TRANSISTOR) AND METHOD OF MANUFACTURING THE SAME例文帳に追加

縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 - 特許庁

NORMALLY-OFF INTEGRATED JFET POWER SWITCHES IN WIDE BANDGAP SEMICONDUCTORS AND METHODS OF MAKING THE SAME例文帳に追加

ワイドバンドギャップ半導体における常時オフ集積ＪＦＥＴ電源スイッチおよび作成方法 - 特許庁

Consequently, the effect which is caused by the fact that a threshold value of the JFET structure at the tip part of the trench 6 is deviated from the threshold value of the JFET structure at the portion positioned at the major side of the trench 6, is prevented.例文帳に追加

これにより、トレンチ６の先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。 - 特許庁

By providing a recess 2a and a projection 2b at places for setting channel regions in a D-mode JFET and an E-mode JFET respectively, an n-type channel layer 3 having a different thickness is formed on the same substrate.例文帳に追加

ＤモードとＥモードのＪＦＥＴにおけるチャネル領域を設定する場所にそれぞれ凹部２ａと凸部２ｂを備えることで、同一基板上に厚みが異なるｎ型チャネル層３を形成する。 - 特許庁

To provide an AC 4-terminal JFET geometrical structure for reducing the gate-to-source capacitance.例文帳に追加

ゲート−ソース容量を小さくするための交流４端子ＪＦＥＴ幾何構造を提供すること。 - 特許庁

A source region 12, a source extension region 10 connected with the source region 12, and a junction field effect transistor (JFET) extension region 11 connected with a JFET region are formed in each well region 20, and the region between the source extension region 10 and the JFET extension region 11 becomes a channel region.例文帳に追加

各ウェル領域２０には、ソース領域１２、当該ソース領域１２に接続したソースエクステンション領域１０、およびＪＦＥＴ領域に接続したＪＦＥＴエクステンション領域１１が形成され、ソースエクステンション領域１０とＪＦＥＴエクステンション領域１１の間がチャネル領域となる。 - 特許庁

A JFET 2 and a temperature compensation diode 10 are so formed as to enable forward characteristics between the gate and source of the JFET 2 and the forward characteristics of the diode 10 to have the same temperature dependence.例文帳に追加

ＪＦＥＴ２および温度補償用ダイオード１０は、ＪＦＥＴ２のゲート−ソース間の順方向特性と温度補償用ダイオード１０の順方向特性とが等しい温度依存性を有するように形成されている。 - 特許庁

An additional JFET transistor (J1) structured as a current source (I1) helps the DC feedback circuits (D2, R5, R10 and R4) in offsetting the increase, in the offset voltage of a JFET amplifier (U1).例文帳に追加

電流源（Ｉ１）として構成された付加的なＪＦＥＴトランジスタ（Ｊ１）は、ＤＣフィードバック回路（Ｄ２、Ｒ５、Ｒ１０、Ｒ４）がＪＦＥＴ増幅器（Ｕ１）のオフセット電圧における増大を相殺する助けをする。 - 特許庁

The overvoltage protection circuit 63 includes an N-channel JFET 70 having the drain, the gate and the source and a pull-down resistor 71.例文帳に追加

過電圧保護回路６３は、ドレイン、ゲート及びソースを有するNチャンネルJFET７０と、プルダウン抵抗７１とを備える。 - 特許庁

To manufacture a reliable and economically efficient HVFET with multiple JFET conduction channels.例文帳に追加

信頼性があり経済的に有効な多数のＪＦＥＴ伝導チャネルを有するＨＶＦＥＴを製造すること。 - 特許庁

To obtain a junction field-effect transistor(JFET) formed so that the diffusion depth of the impurity in a gate region does not vary.例文帳に追加

ゲート領域での不純物の拡散深さがばらつかないようにした接合型電界効果トランジスタを提供する。 - 特許庁

The switching element is constituted of a JFET, thereby the drive voltage becomes small and the pulse transformer is reduced in size.例文帳に追加

スイッチング素子がＪＦＥＴで構成されることにより、駆動電圧が小さくなり、パルストランスの小型化が図られる。 - 特許庁

When compared with a case where the p-type deep layer 10 is formed so as to come into contact with the trench 6, width of a JFET region can be widened and since the JFET resistance can be reduced, the on-resistance can be reduced.例文帳に追加

したがって、ｐ型ディープ層１０をトレンチ６と接するように形成する場合と比較してＪＦＥＴ領域の幅を広くすることができ、ＪＦＥＴ抵抗を低減することができるため、オン抵抗の低減を図ることが可能となる。 - 特許庁

An N-type region that becomes a source of the JFET is formed between the body region 15 and the P-type device isolation region 13.例文帳に追加

ボディ領域１５とＰ型素子分離領域１３との間にＪＦＥＴのソースとなるＮ型領域が形成される。 - 特許庁

To provide a J-FET which can sufficiently turn off by a negative gate bias of a few volts and reduce the capacitance between the gate and drain.例文帳に追加

数Vの負のゲートバイアスで十分オフ状態を実現でき、さらにゲート/ドレイン間の容量を低減できるJFETの提供する。 - 特許庁

To provide a semiconductor device capable of effectively reducing JFET resistance, and to provide a method of manufacturing the same.例文帳に追加

ＪＦＥＴ抵抗を効果的に低減させることが可能なＳｉＣ半導体装置およびその製造方法を提供する。 - 特許庁

To improve operation characteristics at high temperature by reducing the ON resistance of a junction type field-effect transistor (JFET) in high-temperature operation.例文帳に追加

、接合型電界効果トランジスタ（ＪＦＥＴ）の高温動作時のオン抵抗を低減して、高温時の動作特性を改善すること。 - 特許庁

The n-channel JFET 44 is provided with a gate region 66 composed of a p-region in the center of the p+ region of the element forming region 36c.例文帳に追加

ｎチャネルＪＦＥＴ４４は、素子形成領域３６ｃの上部中央にｐ^+領域からなるゲート領域６６が設けてある。 - 特許庁

The JFET comprises a source electrode 2 or a drain electrode 4 connected to the source/drain region 9 or 10.例文帳に追加

ＪＦＥＴは、ソースおよびドレイン領域９、１０のいずれか一方と接続されたソース電極２またはドレイン電極４を含む。 - 特許庁

Particularly, this JFET is a vertical type JFET, and has a channel region for forming a current path in the substrate depthwise direction of the semiconductor substrate, and a gate region formed in the depthwise direction to hold this channel region and controlling the channel width of the channel region according to the signal charge.例文帳に追加

特に、このＪＦＥＴは、縦型ＪＦＥＴであり、半導体基板の基板深さ方向に電流経路を形成するチャネル領域と、このチャネル領域を挟み込むように深さ方向に形成され、信号電荷によってチャネル領域のチャネル幅を制御するゲート領域とを備える。 - 特許庁

To provide a semiconductor device having a junction field effect transistor (JFET) with a structure capable of further minimizing a contact structure between a buried gate layer and gate wiring.例文帳に追加

埋込ゲート層とゲート配線とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置を提供する。 - 特許庁

The JFET 24a pinches off an AC voltage Vac, inputted via an input terminal TR to a prescribed pinch-off voltage Vpoff.例文帳に追加

ＪＦＥＴ２４ａは、入力端子ＴＲを介して入力された交流電圧Ｖａｃを、所定のピンチオフ電圧Ｖｐｏｆｆにピンチオフする。 - 特許庁

In a transverse JFET 10, a buffer layer 11 is disposed on a main surface of an SiC substrate 1 and includes p-type impurities.例文帳に追加

この発明に従った横型ＪＦＥＴ１０では、バッファ層１１は、ＳｉＣ基板１の主表面上に位置し、ｐ型不純物を含む。 - 特許庁

To provide a solid-state imaging device which easily makes a JFET into a working condition in the case of turning off a control gate without using large driving voltage.例文帳に追加

大きい駆動電圧を用いずに、制御ゲートをオフさせたときにＪＦＥＴを容易に動作状態にする固体撮像素子を提供する。 - 特許庁

In addition, the impurity density Nd of the JFET region 10 is equal to or higher than the impurity density of a drift layer 17 and equal to or lower than 1×10^16 cm^-3.例文帳に追加

またＪＦＥＴ領域１０の不純物密度Ｎｄを、ドリフト層１７の不純物密度以上であって１×１０^16ｃｍ^-3以上とする。 - 特許庁

The JFET is formed on a surface side of the substrate 5 and causes currents to flow in a direction along a surface of the substrate 5 between source/drain regions 9 and 10.例文帳に追加

ＪＦＥＴは、基板５の表面側に形成され、ソースおよびドレイン領域９、１０の間で基板５の表面に沿った方向に電流を流す。 - 特許庁

A semiconductor device 30 comprises an n-channel JFET as well as an n-channel MOS 40 and a p-channel MOS 42 composing a CMOS.例文帳に追加

半導体装置３０は、ＣＭＯＳを構成するｎチャネルＭＯＳ４０とｐチャネルＭＯＳ４２とを有するとともに、ｎチャネルＪＦＥＴ４４を有する。 - 特許庁

Most of a voltage between drain and source is born by the JFET resistor whereby the voltage sharing for the channel unit is reduced and electric field concentration can also be avoided.例文帳に追加

このＪＦＥＴ抵抗部分でドレイン−ソース間電圧の大部分を分担するため、チャネル部への電圧分担が減少し電界集中も回避される。 - 特許庁

The MOSFET is provided with a JFET resistor generated by the depletionized phenomenon of a current carrier between a drain unit and a channel unit.例文帳に追加

本発明のＭＯＳＦＥＴでは、ドレイン部とチャネル部の間に、電流キャリアの空乏化現象により生じるＪＦＥＴ抵抗部分を設ける。 - 特許庁