「P シリコン」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Thereby, a decoupling capacitance C1 connected parallelly with the power source is formed between the P^+-type silicon layer and the N^+-type silicon layer 4.例文帳に追加

これにより、Ｐ^＋型シリコン層とＮ^＋型シリコン層４との間に、電源に並列に接続されたデカップリング容量Ｃ１が形成される。 - 特許庁

A polysilicon layer 12 is deposited by an LCVD method on the entire surface of a P type silicon substrate 1, having a floating gate 3 formed thereon.例文帳に追加

フローティングゲート３が形成されたＰ型シリコン基板１上の全面にポリシリコン層１２をＬＣＶＤ法により堆積する。 - 特許庁

The p+-type silicon layer 3 and the n^+-type silicon layers 4 are set higher in impurity concentration than the support substrate 2.例文帳に追加

Ｐ^＋型シリコン層３及びＮ^＋型シリコン層４の不純物濃度は支持基板２の不純物濃度よりも高くする。 - 特許庁

A first conductive layer is formed over the p-well of a silicon layer, and a second conductive layer is formed over the n-well of the silicon layer.例文帳に追加

シリコン層のｐウェル上に第１導電層が形成され、シリコン層のｎウェル上に第２導電層が形成される。 - 特許庁

The n-type polycrystalline silicon 11 has a positive temperature dependency coefficient of resistivity, while the p-type polycrystalline silicon 12 has a negative one.例文帳に追加

Ｎ型多結晶シリコン１１は、抵抗率の温度依存係数が正であり、Ｐ型多結晶シリコン１２は、抵抗率の温度依存係数が負である。 - 特許庁

Each of the first to fourth word line conductive layers 32a to 32d is configured by N+-type polysilicon smaller in work function than P+-type polysilicon.例文帳に追加

第１〜第４ワード線導電層３２ａ〜３２ｄは、Ｐ＋型ポリシリコンよりも仕事関数の小さいＮ＋型ポリシリコンにて構成されている。 - 特許庁

Over the entire surface of the N^+-type silicon layer 4 and the P^+-type silicon layer 12, a buried oxide film 5 and an SOI layer 6 are provided.例文帳に追加

また、Ｎ^＋型シリコン層４及びＰ^＋型シリコン層１２上の全面に、埋込酸化膜５及びＳＯＩ層６を設ける。 - 特許庁

A plurality of insular P+ type silicon regions 15 are formed in the surface region of an N type silicon region 12.例文帳に追加

Ｎ形シリコン領域１２の表面領域に、Ｐ^＋形シリコン領域１５を島状に複数形成する。 - 特許庁

A plurality of insular P+ type silicon regions 15 are formed in the central surface region of an N type silicon region 12.例文帳に追加

Ｎ形シリコン領域１２の表面領域の中心領域に、Ｐ^＋形シリコン領域１５を島状に複数形成する。 - 特許庁

The silicon core 131 is formed therein to bring one part thereof into contact with the p-type silicon layer 132 under the germanium layer 107.例文帳に追加

ここで、シリコンコア１３１は、一部がゲルマニウム層１０７の下のｐ型シリコン層１３２に接触するように形成する。 - 特許庁

A buried oxide film 5 and an SOI layer 6 are provided on all the surfaces of the n^+-type silicon layers 4 and the p^+-silicon layers 12.例文帳に追加

また、Ｎ^＋型シリコン層４及びＰ^＋型シリコン層１２上の全面に、埋込酸化膜５及びＳＯＩ層６を設ける。 - 特許庁

By this setup, the decoupling capacitor C1 connected to a power supply in parallel is provided between the p^+-type silicon layer 3 and the n^+-type silicon layers 4.例文帳に追加

これにより、Ｐ^＋型シリコン層とＮ^＋型シリコン層４との間に、電源に並列に接続されたデカップリング容量Ｃ１が形成される。 - 特許庁

A p-channel base region 35 extending to a silicon oxide 32 is formed on the silicon layer 33 of an SOI substrate 30.例文帳に追加

ＳＯＩ基板３０のシリコン層３３には、シリコン酸化膜３２まで到達したＰ型ベース領域３５が形成される。 - 特許庁

The n-type silicon region 3 is branched into a plurality of columnar insular regions by the p-type silicon region 5 to form a current passage.例文帳に追加

ｐ型シリコン領域５により、ｎ型シリコン領域３が複数の円柱形状の島状領域に分岐され、電流通路を形成する。 - 特許庁

The p^+-silicon layer 3 is connected to a grounding potential interconnect line GND, and the n^+-type silicon layers 4 are connected to a power supply potential interconnect line VDD.例文帳に追加

そして、Ｐ^＋型シリコン層３を接地電位配線ＧＮＤに接続し、Ｎ^＋型シリコン層４を電源電位配線ＶＤＤに接続する。 - 特許庁

The P^+-type silicon layer 3 is connected to a ground potential interconnection GND, and the N^+-type silicon layer 4 is connected to a power source potential interconnection VDD.例文帳に追加

そして、Ｐ^＋型シリコン層３を接地電位配線ＧＮＤに接続し、Ｎ^＋型シリコン層４を電源電位配線ＶＤＤに接続する。 - 特許庁

A resist mask with a part of a silicon core 132 exposed therefrom is formed, and then, by an ion implantation technology using the resist mask as a mask, a p-type impurity is implanted into a part of the silicon core 132 to form a p-type silicon core 132a on an oxide silicon layer 102.例文帳に追加

一部のシリコンコア１３２が露出するレジストマスクを形成し、これをマスクにしたイオン注入技術により、一部のシリコンコア１３２にｐ型不純物を導入し、酸化シリコン層１０２の上に、ｐ型シリコンコア１３２ａを形成する。 - 特許庁

The thin optoelectronic transducer unit 3 includes a p-type silicon layer 3p formed on the transparent conductive oxide layer 2, an i-type thin optoelectronic transducer layer 3i consisting substantially of the p-type silicon layer 3p, and an n-type silicon layer 3n made of the thin optoelectronic transducer layer 3i.例文帳に追加

光電変換ユニット（３）は、透明導電性酸化物層（２）の上に形成されたｐ型シリコン層（３ｐ）と、ｐ型シリコン層（３ｐ）の上に形成された実質的に多結晶シリコンからなるｉ型光電変換層（３ｉ）と、光電変換層（３ｉ）の上に形成されたｎ型シリコン層（３ｎ）とを含む。 - 特許庁

A temperature detecting part, which includes a p+ doped polysilicon region 21a, an n+ doped polysilicon region 22 and a p+ doped plysilicon region 21b, is positioned above a function region of a power block 4.例文帳に追加

パワー半導体素子１のポリシリコンゲート電極１０に連続して配置されたｐ^+ ドープドポリシリコン２１ａ、ｎ^+ ドープドポリシリコン領域２２、ｐ^+ ドープドポリシリコン領域２１ｂからなる温度検知部を、パワーセルブロック４の機能領域の上部に配置する。 - 特許庁

An i-type amorphous silicon layer 2 and a p-type amorphous silicon layer 3 are formed on the light-receiving surface of an n-type single-crystal silicon board 1, and a transparent conductive film 4 is formed on the p-type amorphous silicon layer 3, thus constituting a photoelectric converter 101.例文帳に追加

ｎ型単結晶シリコン基板１の受光面上にｉ型非晶質シリコン層２およびｐ型非晶質シリコン層３が形成され、ｐ型非晶質シリコン層３上に透明導電膜４が形成されて、光電変換部１０１が構成される。 - 特許庁

After van SiO2 film containing N-type impurity P is formed on the surface of a P-type silicon substrate 14, the P-type silicon substrate 14 is heated so that the P in the SiO2 film is diffused in the surface layer of the P-type silicon substrate 14 without generating PN junction.例文帳に追加

Ｐ型シリコン基板14の表面に、Ｎ型不純物Ｐを含んだＳｉＯ_２膜を形成した後、Ｐ型シリコン基板14を加熱して、上記ＳｉＯ_２膜中のＰを、ＰＮ接合を生成することなく、Ｐ型シリコン基板14の表面層中に拡散させる。 - 特許庁

This thin film silicon solar battery where at least a transparent electrode film, p-type, i-type, and n-type microcrystal silicon layers, and a back electrode film are laminated on a transparent insulating substrate is provided with a silicon layer containing carbon on a p/i interface between the p-type microcrystal silicon layer and the i-type microcrystal silicon layer and the neighborhood site.例文帳に追加

透明な絶縁性基板上に、少なくとも透明電極膜、ｐ型、ｉ型、ｎ型の微結晶シリコン層および裏面電極膜が積層形成された薄膜シリコン太陽電池において、ｐ型微結晶シリコン層とｉ型微結晶シリコン層との間のｐ／ｉ界面およびその近傍部位に炭素を含有するシリコン層を有する。 - 特許庁

A p^--type silicon layer 13 becoming a p^--type region 12 is formed and n-type impurities are solid-phase diffused from the sidewall of a first trench 22 formed in the p^--type silicon layer 13 into the p^--type silicon layer 13 thus forming an n^--type region 11.例文帳に追加

ｐ^-型領域１２となるｐ^-型シリコン層１３を形成し、ｐ^-型シリコン層１３に形成された第１トレンチ２２の側壁からｐ^-型シリコン層１３にｎ型の不純物を固相拡散することにより、ｎ^-型領域１１を形成している。 - 特許庁

The second photovoltaic element 5 successively comprises a p-type microcrystal silicon carbide film 51, an i-type microcrystal silicon film 52, and an n-type microcrystal silicon film 53, starting from the reflecting film 4.例文帳に追加

第２の光起電力素子５は、反射膜４側からｐ型微結晶シリコンカーバイド膜５１、ｉ型微結晶シリコン膜５２およびｎ型微結晶シリコン膜５３を順に含む。 - 特許庁

Moreover, a silicon cap layer is formed on the silicon-germanium layer, and an emitter region is formed by introducing phosphorus (P) or arsenic (As) into this silicon cap layer.例文帳に追加

また、シリコン−ゲルマニウム層上にシリコンキャップ層を形成し、このシリコンキャップ層にリン（Ｐ）あるいは砒素（Ａｓ）を導入してエミッタ領域を形成する。 - 特許庁

To obtain a silicon clathrate compound synthesized not only an n-type silicon clathrate with doped electrons but a p-type silicon clathrate compound with positive hole dope and provide its production.例文帳に追加

電子をドープしたｎ型シリコンクラスレートだけでなく、正孔（ホール）ドープによるｐ型シリコンクラスレート化合物の合成を行ったシリコンクラスレート化合物とその製造方法を提供する。 - 特許庁

To reduce impurities in a polysilicon film formed by a solid phase growth or a laser annealing in a solid phase growing method from an amorphous silicon (a-Si) film to the polysilicon (p-Si) film.例文帳に追加

アモルファスシリコン（ａ−Ｓｉ）からポリシリコン（ｐ−Ｓｉ）への固相成長方法に関し、固相成長或いはレーザアニールにより形成されたポリシリコン膜中の不純物を低減させる。 - 特許庁

After the polysilicon film is planarized, the gate electrode 6 is formed with the polysilicon layer, having embedded the trench 4a and a p^+-type body layer 7 is formed with the polysilicon layer having embedded the trench 4b.例文帳に追加

そして、ポリシリコン膜を平坦化したのち、トレンチ４ａを埋め込んだポリシリコン層によってゲート電極６を形成すると共に、トレンチ４ｂを埋め込んだポリシリコン層によってｐ^+型ボディ層７を形成する。 - 特許庁

Polysilicon gate electrodes 17 composed of polysilicon containing phosphor or arsenic are formed on gate insulating films 14 of a p-type well 12 and n-type well 13 of a silicon substrate 10, respectively.例文帳に追加

シリコン基板１０のｐ型ウェル１２及びｎ型ウェル１３上のゲート絶縁膜１４上に、リン若しくは砒素を含有するポリシリコンからなるポリシリコンゲート電極１７をそれぞれ形成する。 - 特許庁

The gate leading wiring 7 contains a polysilicon 39 and a metal 41 formed so as to be made adjacent to the polysilicon 39 in the in-plane direction of a p-type silicon region 21(semiconductor layer).例文帳に追加

ゲート引回配線７はポリシリコン部３９及びｐ型シリコン領域２１（半導体層）の面内方向でポリシリコン部３９に隣接して形成されたメタル部４１を含む。 - 特許庁

A p-type base region 35 to the silicon oxide film 32 formed on the silicon layer 33 is formed by oblique ion implantation from the surface of the silicon layer 33 including the groove 45.例文帳に追加

そして、シリコン層３３に形成されたシリコン酸化膜３２まで到達したＰ型ベース領域３５は、溝４５を含むシリコン層３３の表面からの斜めイオン注入により形成されている。 - 特許庁

The upper surface of the p+-type polysilicon film 7 for base electrode and the side thereof are covered with a silicon nitride film 8 and a silicon oxide film 11, respectively.例文帳に追加

ベース電極用ｐ^+ 型ポリシリコン膜７の上面はシリコン窒化膜８によって、また側面はシリコン酸化膜１１によってそれぞれ被覆されている。 - 特許庁

An i-type amorphous silicon film 2 and a p-type amorphous silicon film 3 are formed sequentially on the major surface of an n-type single crystal silicon substrate 1.例文帳に追加

ｎ型単結晶シリコン基板１の主面上にｉ型非晶質シリコン膜２およびｐ型非晶質シリコン膜３が順に形成されている。 - 特許庁

The first photovoltaic element 3 successively comprises a p-type amorphous silicon carbide film 31, an i-type amorphous silicon film 32, and an n-type amorphous silicon film 33, starting from the transparent electrode 2.例文帳に追加

第１の光起電力素子３は、透明電極２側からｐ型非晶質シリコンカーバイド膜３１、ｉ型非晶質シリコン膜３２およびｎ型非晶質シリコン膜３３を順に含む。 - 特許庁

The surface of a polycrystalline silicon film doped with boron (B) or phosphorus (P) is oxidized by using ozone to form a silicon oxide film of 4-20 nm on the surface of the polycrystalline silicon.例文帳に追加

上記の課題を解決するため、ボロン（Ｂ）またはリン（Ｐ）をドープした多結晶シリコン膜表面を，オゾンを用いて酸化処理することによって，多結晶シリコン表面に４〜２０ｎｍのシリコン酸化膜を形成する。 - 特許庁

The semiconductor memory is characterized in that the film thickness of the first silicon oxide film 2 contacting with the P-type silicon substrate 1 is thicker than the film thickness of the second silicon oxide film 4 contacting with the SOONO layer 6.例文帳に追加

半導体記憶装置は、Ｐ型シリコン基板１に接する第１のシリコン酸化膜２の膜厚が、ＳＯＯＮＯ層６に接する第２のシリコン酸化膜４の膜厚よりも厚いことを特徴とする。 - 特許庁

A pin-junction is formed by laminating an i-type hydrogenated amorphous silicon layer 2 and a p-type hydrogenated amorphous silicon layer 3 on an n-type silicon wafer 1.例文帳に追加

ｎ型のシリコンウェハ１に、ｉ型の水素化非晶質シリコン層２及びｐ型の水素化非晶質シリコン層３を積層して．ｐｉｎ接合を構成する。 - 特許庁

An i-type amorphous silicon layer 2 and a p-type amorphous silicon layer 3 are formed on a substrate 1 composed of n-type silicon (a), and an nip junction is obtained (b).例文帳に追加

ｎ型シリコンからなる基板１上に（ａ）、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３を形成してｎｉｐ接合を得る（ｂ）。 - 特許庁

An i-type amorphous silicon film 2 and a p-type amorphous silicon film 3 are formed sequentially on the major surface (surface side) of an n-type single crystal silicon substrate 1.例文帳に追加

ｎ型単結晶シリコン基板１の主面（表側の面）上にｉ型非晶質シリコン膜２およびｐ型非晶質シリコン膜３が順に形成されている。 - 特許庁

Two trenches 24 are formed so as to pierce a p-type silicon layer 18 and an n-type silicon layer 16, and reach the n-type silicon carbide layer 14.例文帳に追加

二本のトレンチ２４がｐ型シリコン層１８、ｎ型シリコン層１６を突き抜け、ｎ型シリコンカーバイド層１４に到達するように形成されている。 - 特許庁

The positive electrode 100 includes, orderly on the reverse surface of the n-type single crystal silicon substrate 1, a side i-type amorphous silicon film 5, a p-type amorphous silicon film 7, a reverse surface electrode 9 and a collector electrode 11.例文帳に追加

正極１００は、ｎ型単結晶シリコン基板１の裏面上に順に形成された側ｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７、裏面電極９および集電極１１を含む。 - 特許庁

An N-type semiconductor layer 1 constituted of an N-type silicon layer is formed on a semiconductor retaining substrate 10 constituted of an N-type silicon substrate or a P-type silicon substrate via an insulating layer 11.例文帳に追加

ｎ形シリコン基板若しくはｐ形シリコン基板よりなる半導体支持基板１０上に絶縁層１１を介してｎ形シリコン層よりなるｎ形半導体層１が形成されている。 - 特許庁

The silicon epitaxial wafer W is produced by forming a silicon epitaxial layer 2 on the major surface 11 of a lightly doped p^- type or n^- type silicon single crystal substrate 1 having a resistivity of 0.02 Ωcm or above.例文帳に追加

シリコンエピタキシャルウェーハＷは、抵抗率が０．０２Ω・ｃｍよりも高いｐ^−型又はｎ^−型の低ドープのシリコン単結晶基板１の主表面１１にシリコンエピタキシャル層２が形成されたものである。 - 特許庁

A metal mask is put on a part of the i-type amorphous silicon film 4, and a p-type amorphous silicon film 5 is formed on a part except the metal mask on the i-type amorphous silicon film 4.例文帳に追加

次に、ｉ型非晶質シリコン膜４の一部にメタルマスクを被せ、ｉ型非晶質シリコン膜４上のメタルマスクを除く部分にｐ型非晶質シリコン膜５を形成する。 - 特許庁

A silicon substrate 101 is prepared, a p-type silicon layer and an n^+-type silicon layer are formed on the main surface 101a, and a gate electrode 6 and a source electrode are formed for each active element on the main surface 101a.例文帳に追加

シリコン基板１０１を用意し、主面１０１ａからｐ型シリコン層、ｎ＋型シリコン層を形成し、さらに主面１０１ａ上にゲート電極６およびソース電極を各能動素子毎に形成する。 - 特許庁