「P シリコン」に関連した英語例文の一覧と使い方(6ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > P シリコンに関連した英語例文

>"P シリコン"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文 (999件)

P シリコンの部分一致の例文一覧と使い方

該当件数 : 1255件

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 25 26 次へ＞

例文

The semiconductor device is provided with a p-type silicon substrate 1, i.e., a first conductive layer, a gate electrode 5, i.e., a second electrode, and a gate dielectric layer 5 formed between the p-type silicon substrate 1 and gate electrode 5 and formed of a silicon dioxide SiO_2 layer into which chlorine is introduced.例文帳に追加

上記半導体装置は、ｐ型シリコン基板１（第１導電層）と、ゲート電極５（第２導電層）と、ｐ型シリコン基板１とゲート電極５との間に形成され、塩素が導入されたシリコン酸化膜（ＳｉＯ_2膜）からなるゲート絶縁膜５とを備えている。 - 特許庁

The intermediate layer 2 containing P or N-type impurities is sandwiched between a silicon layer 1 and a base substrate 3, and the impurities are diffused by a heat treatment in the silicon layer 1 to form the P or N-type impurity layer 4 in the silicon layer 1.例文帳に追加

Ｐ型またはＮ型の不純物を含む中間層２をシリコン層１と支持基板３との間にはさみ、熱処理によって前記不純物を前記シリコン層１に拡散させて、前記シリコン層１中にＰ型またはＮ型の不純物層４を形成するようにした。 - 特許庁

Interval of the P+ type silicon regions 15 is set such that a substantially integrated depletion layer is formed by a PN junction which is formed between the N type silicon region 12 and the P+ type silicon region 15 upon application of a reverse voltage.例文帳に追加

ここで、Ｐ^＋形シリコン領域１５同士の間隔は、逆方向電圧の印加時にＮ形シリコン領域１２とＰ^＋形シリコン領域１５との間に形成されるＰＮ接合により、実質的に一体化した空乏層が形成されるように構成されている。 - 特許庁

The field-emission-type electron source 2 is composed of a base part 3, comprising a p-type crystalline silicon layer, cone-shaped protrusions 4 comprising n-type crystalline silicon only in the top parts, and an i layer (p-crystalline silicon layer) 5 between the base part 3 and the protrusions 4.例文帳に追加

電界放射型電子源２を、ｐ型結晶シリコン層からなる基底部３と、先端部のみがｎ型結晶シリコンからなるコーン状の突起４と、基底部３と突起４との間のｉ層（ｐ^- 結晶シリコン層）５とで構成する。 - 特許庁

例文

Since n-type polysilicon has a larger etching rate than p-type polysilicon has, the etching of the polysilicon film 4 in the p and n-type MOS regions A and B can be completed at nearly the same time, when the thickness of the film 4 in the region A is made thinner than that of the film 4 in the region B.例文帳に追加

ｐ型よりｎ型のポリシリコンの方がエッチング速度が速いため、ｎＭＯＳ領域ＢよりもｐＭＯＳ領域Ａのポリシリコン膜４を薄くすることにより、ゲート電極形成時に、ｐＭＯＳ領域ＡとｎＭＯＳ領域Ｂのポリシリコン膜４のエッチングをほぼ同時に終了できる。 - 特許庁

例文

A selection gate 18 is formed on a p-type well 2 of a semiconductor substrate with a gate insulation film 6 in between, and a memory gate 17 is formed on the p-type well 2 with a lamination film 15 formed of a silicon oxide film 15a, a silicon nitride film 15b and a silicon oxide film 15c in between.例文帳に追加

半導体基板のｐ型ウエル２上にゲート絶縁膜６を介して選択ゲート１８が形成され、ｐ型ウエル２上に酸化シリコン膜１５ａ、窒化シリコン膜１５ｂおよび酸化シリコン膜１５ｃからなる積層膜１５を介してメモリゲート１７が形成される。 - 特許庁

A selection gate 18 is formed on a gate insulating film 6 on a p-well 2 of a semiconductor substrate, and a memory gate 17 is formed on a stacked film 15 consisting of a silicon oxide film 15a, a silicon nitride film 15b and a silicon oxide film 15c on the p-well 2.例文帳に追加

The semiconductor device has a p-type silicon substrate 1 (first conductivity layer), a gate electrode 5 (second conductivity layer) and a gate insulated film 4 which is formed between the p-type silicon substrate 1, and the gate electrode 5 consisting of a silicon oxide film (SiO_2 film) whereto chloride is introduced.例文帳に追加

上記半導体装置は、ｐ型シリコン基板１（第１導電層）と、ゲート電極５（第２導電層）と、ｐ型シリコン基板１とゲート電極５との間に形成され、塩素が導入されたシリコン酸化膜（ＳｉＯ_２膜）からなるゲート絶縁膜５とを備えている。 - 特許庁

A selection gate 18 is formed on the p-type well 2 of a semiconductor substrate via a gate insulation film 6; and a memory gate 17 is formed on the p-type well 2 via a lamination film 15 comprising a silicon oxide film 15a, a silicon nitride film 15b, and a silicon oxide film 15c.例文帳に追加

例文

A p+-type polysilicon film 7 for base electrode for a vertical bipolar transistor is selectively formed thereon, and openings 101 and 102 made of p+-type polysilicon film 7 for base electrode are formed thereon.例文帳に追加

これらの上には縦型バイポーラ・トランジスタのベース電極用ｐ^+ 型ポリシリコン膜７が選択的に形成され、ベース電極用ｐ^+ 型ポリシリコン膜７からなる開口１０１，１０２がある。 - 特許庁

例文

A p-n junction diode of the n+ doped polysilicon region 22 and p+ doped polysilicon region 21b functions as a temperature detecting element 17.例文帳に追加

ｎ^+ ドープドポリシリコン領域２２とｐ^+ドープドポリシリコン領域２１ｂとで構成されるｐｎ接合ダイオードが温度検知素子１７として機能する。 - 特許庁

A p-type epitaxial layer 11 is formed on a p-type silicon substrate 10, and an n-type epitaxial layer 21 is formed on an n-type silicon substrate 20.例文帳に追加

ｐ形シリコン基板１０上にｐ形エピタキシャルシヤル層１１を、ｎ形シリコン基板２０上にｎ形エピタキシャルシヤル層２１を形成する。 - 特許庁

The submount 4 comprises a silicon substrate 6 having P type conductivity and an epitaxial layer 7 having P type conductivity is formed on one surface of the silicon substrate 6.例文帳に追加

サブマウント４は、導電型がＰ型のシリコン基板６を備えており、シリコン基板６の一方表面には導電型がＰ型のエピタキシャル層７が形成されている。 - 特許庁

An ion beam 24a of P type impurity element is also irradiated toward the rear surface 11b from above the silicon oxide film 13 and silicon nitride film 14 thus forming a P type impurity region in the rear surface 11b.例文帳に追加

また、シリコン酸化膜１３及びシリコン窒化膜１４の上から、裏面１１ｂに向けてＰ型の不純物元素のイオンビーム２４ａを照射して、裏面１１ｂにＰ型不純物領域を形成する。 - 特許庁

When the thus formed P-type doped polysilicon film 18, the N-type doped polysilicon film 1' are used for the dual gates, characteristics of the device are improved.例文帳に追加

このように形成したP型ドープトポリシリコン膜１８とN型ドープトポリシリコン膜１８’とデュアルゲートに用いると、デバイスの特性が向上する。 - 特許庁

The p-type thermoelectric conversion element main body (11) comprises a p-type silicon semiconductor while the n-type thermoelectric conversion element main body (12) comprises an n-type silicon semiconductor.例文帳に追加

ｐ型熱電変換素子本体（１１）はｐ型シリコン系半導体により構成され、ｎ型熱電変換素子本体（１２）はｎ型シリコン系半導体により構成される。 - 特許庁

To prevent p-type impurities contained in a p-type silicon layer used for a gate electrode from diffusing to produce a semiconductor device having imperfect characteristics when a silicon oxide nitride film is used as a gate insulating film.例文帳に追加

ゲート絶縁膜としてシリコン酸化窒化膜を用いた場合に、ゲート電極に用いられるｐ型シリコン層中のｐ型不純物が拡散して特性不良が生じるのを防止する。 - 特許庁

In manufacturing the sensor, naphthalene 44 as a sublimating substance is placed on the P-type silicon board 17 including a part between the P-type silicon board 17 and the movable electrode 24, and naphthalene 44 is fixed.例文帳に追加

センサ製造の際には、昇華性物質であるナフタレン４４をＰ型シリコン基板１７と可動電極２４との間を含むＰ型シリコン基板１７上に配置し、ナフタレン４４を固定する。 - 特許庁

Next, p-type silicon is epitaxially grown on an inner face of the trench 13, whereby a p-type silicon peeler 14 is embedded in the trench 13.例文帳に追加

次に、トレンチ１３の内面上にｐ型シリコンをエピタキシャル成長させることにより、トレンチ１３内にｐ型シリコンピラー１４を埋設する。 - 特許庁

The diaphragm 10 has a high concentration P-type impurity layer formed on a P-type silicon substrate so that a boron concentration of the substrate does not exceed 1E19(atoms/cm3).例文帳に追加

振動板１０がＰ型シリコン基板に形成された高濃度Ｐ型不純物層を含み、Ｐ型シリコン基板のボロン濃度が１Ｅ１９（ａｔｏｍｓ／ｃｍ^3）を越えないものとした。 - 特許庁

A capacity C1 is provided among the n+ policrystalline silicon film 16, the first p-well layer 13, the first n-well layer 11, and a p-type silicon substrate 10.例文帳に追加

Ｎ＋多結晶シリコン膜１６と第１のＰウエル層１３、第１のＮウエル層１１、及びＰ型シリコン基板１０の間に容量Ｃ１が設けられている。 - 特許庁

The surface of the p-type silicon substrate 10 is oxidized, and then a dielectric layer 12 is formed on the main surface of the p-type silicon substrate 10 to form a thick film dielectric layer 38 in the region 42.例文帳に追加

ｐ型シリコン基板１０の表面を酸化して、ｐ型シリコン基板１０の主面に誘電体層１２を形成し、領域４２に厚膜誘電体層３８を形成する。 - 特許庁

A barrier formed of the n+-type silicon single crystal area 28 and a p-type base area 14a has a value by which a hole cannot be diffused from the n+-type silicon single crystal area 28 to the p-type base area 14a.例文帳に追加

ｎ^+型シリコン単結晶領域２８とｐ型ベース領域１４ａとで形成されるバリアは、ホールがｎ^+型シリコン単結晶領域２８からｐ型ベース領域１４ａに拡散できない値である。 - 特許庁

Further, the resistance of the base leading-out electrode 13 forms the parallel resistance of the two layers of p-type polycrystalline silicon films 13a, 13b, so that the resistance of the p-type polycrystalline silicon film 13b in which the concentration of boron is relatively low becomes predominant.例文帳に追加

また、ベース引出し電極１３の抵抗は、２層のｐ型多結晶シリコン膜１３ａ、１３ｂの並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。 - 特許庁

This base leading-out electrode 13 has a bilayer structure in which a p-type polycrystalline silicon film 13b in which boron is doped in a medium concentration is laminated on a p-type polycrystalline silicon film 13a in which boron is doped in a high concentration.例文帳に追加

ベース引き出し電極１３は、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層した２層構造になっている。 - 特許庁

A p-type impurity is diffused through an opening of an insulated film 4 to form a p-type semiconductor region 6 in an n-type silicon semiconductor substrate 1, and simultaneously a silicon oxide film 7 is formed in the opening.例文帳に追加

Ｎ型シリコン半導体基板１に絶縁膜４の開口を通してＰ型不純物を拡散してＰ型半導体領域６を形成し、同時に開口内にシリコン酸化膜７を形成する。 - 特許庁

Then, the n-type polysilicon layer 4 and the p-type polysilicon layer 5 are connected to a gate terminal 7, and the N well 2 is connected through a P^+-diffuse layer 3 to an SD terminal 8.例文帳に追加

そして、Ｎ型ポリシリコン層４及びＰ型ポリシリコン層５をゲート端子７に接続し、Ｎウエル２をＰ^＋拡散層３を介してＳＤ端子８に接続する。 - 特許庁

Then, a silicon oxide film 107 is provided on the main surface of the silicon substrate 101 around the p-type impurity layer 102, and an anode electrode 104 is provided at the upper section of the p-type impurity layer 102.例文帳に追加

そして、ｐ型不純物層１０２の周囲のシリコン基板１０１の主面上にはシリコン酸化膜１０７が配設され、ｐ型不純物層１０２の上部にはアノード電極１０４が配設されている。 - 特許庁

Sources and drains of the transistors Q are constituted of N+ type diffusion layers 31 which are diffused upward from the buried straps 23 to the P-type silicon layer 13 and an N+ type diffusion layer 32 on an upper surface of the P-type silicon layer 13.例文帳に追加

トランジスタＱのソース、ドレインは、埋め込みストラップ２３からｐ型シリコン層１３への上方拡散によるｎ^+型拡散層３１とｐ型シリコン層１３の上面のｎ^+型拡散層３２により構成する。 - 特許庁

Then, the first insulating film 31, first polysilicon film 33, and second polysilicon film 34 are used as a mask to dope P-type impurities, and thus a base region 23, an annular P-type semiconductor region 25, and an FLR 26 are formed.例文帳に追加

そして、第１の絶縁膜３１、第１のポリシリコン膜３３、及び、第２のポリシリコン膜３４をマスクとしてＰ型不純物を導入し、ベース領域２３、環状Ｐ型半導体領域２５、及び、ＦＬＲ２６を形成する。 - 特許庁

The micro-channel is formed with a type-N silicon layer 2 having, over the layer, a type-P silicon layer 3 of a thickness corresponding to the depth of a to-be-formed micro-channel by anodizing the type-P silicon layer 3 selectively and removing the porous silicon area 11 selectively with a gas or chemical.例文帳に追加

本発明のマイクロチャネルは、形成すべきマイクロチャネルの深さに相当する厚みのＰ型シリコン層３を上部に有するＮ型シリコン層２を用い、Ｐ型シリコン層３を選択的に陽極酸化した後、ガスまたは薬液を用いてポーラスシリコン領域１１を選択的に除去することによって製造する。 - 特許庁

The silicon germanium epitaxial layer includes: a first silicon germanium epitaxial layer having a doping profile where a germanium concentration gradually increases; a second silicon germanium epitaxial layer grown over the first silicon germanium epitaxial layer and doped with P-type impurities with high concentration; and a third silicon germanium epitaxial layer grown over the second silicon germanium epitaxial layer and doped with P-type impurities with low concentration.例文帳に追加

シリコンゲルマニウムエピタキシャル層は、ゲルマニウム濃度が漸進的に増加するドーピングプロファイルを有する第１シリコンゲルマニウムエピタキシャル層と、この層上で成長し、高濃度のＰ型不純物がドーピングされた第２シリコンゲルマニウムエピタキシャル層と、この層上で成長し、低濃度のＰ型不純物がドーピングされた第３シリコンゲルマニウムエピタキシャル層とを備える。 - 特許庁

Then, the p-type impurities in the gate electrodes 17' of the polysilicon films 17 are activated by heat treatment to obtain p-type gate electrodes.例文帳に追加