「P type semiconductor」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In the protection film 20, a p-type semiconductor layer 21 and an n-type semiconductor layer 22 are laminated in this order from a side of the magnet element assembly 10, and a pn junction is formed between the p-type semiconductor layer 21 and the n-type semiconductor layer 22.例文帳に追加

保護膜２０はｐ型半導体層２１とｎ型半導体層２２とを磁石素体１０の側からこの順に積層しており、ｐ型半導体層２１とｎ型半導体層２２との間にはｐｎ接合が形成されている。 - 特許庁

The semiconductor device has, on a P type semiconductor substrate 1, a P+ type collector layer 8 electrically connected to a collector electrode 15 of an IGBT, a P+ type buried layer 4 connected with the P+ type collector layer 8, an N type buried layer 2 below the P+ type buried layer 4, and an N+ type buried layer 3 between the P+ type buried layer 4 and the N type buried layer 2.例文帳に追加

Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。 - 特許庁

Two N-type semiconductors 103 and 104 are provided on a P-type semiconductor layer 101 on a P-type silicon board 100.例文帳に追加

Ｐ型シリコン基板１００上のＰ型半導体層１０１上に、２つのＮ型半導体部１０３，１０４を備える。 - 特許庁

The mesa structure part includes a p-type clad layer, an active layer, and an n-type clad layer which are laminated on the p-type semiconductor layer.例文帳に追加

また、メサ構造部は、ｐ型半導体基板の上に積層されたｐ型クラッド層、活性層、及びｎ型クラッド層を含んでいる。 - 特許庁

A P-type second drain region 6 is formed in an N-type well region 4 formed in a P-type semiconductor substrate 2.例文帳に追加

Ｐ型半導体基板２に形成されたＮ型ウェル領域４にＰ型第２ドレイン領域６が形成されている。 - 特許庁

A p-type body layer 12 is formed on a semiconductor substrate 11, and an n^--type offset layer 13 is formed to adjoin the p-type body layer 12.例文帳に追加

半導体基板１１上に、ｐ-型ボディ層１２が形成され、ｐ-型ボディ層１２に隣接してｎ-型オフセット層１３が形成されている。 - 特許庁

A P-type anode layer 12 and a P--type RESURF layer 14 are formed on the surface of an N-type semiconductor substrate 10.例文帳に追加

ｎ型の半導体基板１０の表面側にｐ型のアノード層１２とｐ−型のＲＥＳＵＲＦ層１４とを形成する。 - 特許庁

An n-type drift layer 13 and a p-type base layer 15 are formed adjacent on the surface of a p-type semiconductor active layer 11.例文帳に追加

ｐ型の半導体活性層１１の表面にｎ型のドリフト層１３とｐ型のベース層１５とが互いに隣接するように形成される。 - 特許庁

In an n-type extension drain region 102 formed in a p-type semiconductor substrate 110, p-type buried regions 104a and 104b are formed.例文帳に追加

Ｐ型半導体基板１１０の内部に形成されたＮ型の延長ドレイン領域１０２に、Ｐ型埋め込み領域１０４ａ、１０４ｂを形成する。 - 特許庁

On the other side of the semiconductor substrate 11, a P-type base layer 14, an N-type emitter layer 15, and a P-type contact layer 16 are formed.例文帳に追加

半導体基板１１の他面側には、Ｐ型ベース層１４、Ｎ型エミッタ層１５及びＰ型コンタクト層１６が形成される。 - 特許庁

A p-type buried layer 3' is provided in an n-type buried layer 2 provided on a p-type semiconductor substrate 1.例文帳に追加

ｐ型の半導体基板１に設けられたｎ型埋め込み層２には、ｐ型埋め込み層３´が設けられている。 - 特許庁

At first, an N-type embedded region 5 and P-type embedded regions 6 are formed on a P-type semiconductor base board 4.例文帳に追加

まず、Ｐ型半導体基板４上にＮ型埋め込み領域５およびＰ型埋め込み領域６を形成する。 - 特許庁

The n-type punch layer 25 and the p^--type semiconductor layer 23 and a p-type well 28 are electrically separated by forming a pn junction.例文帳に追加

ｎ型打抜き層２５とｐ^-型半導体層２３およびｐ型ウエル２８とは、ＰＮ接合が形成されることによって電気的に分離されている。 - 特許庁

To provide a manufacturing method of a semiconductor device in which p-type and n-type transistors are balanced in operating speed by improving the operating speed of the p-type transistor.例文帳に追加

ｐ型トランジスタの動作速度を高め、ｎ型トランジスタとの動作速度の均衡がとれた半導体装置の製造方法を提供する。 - 特許庁

Preferably, the method further comprises a step of adding a plurality of p-type impurities together with the n-type impurity at the time of vapor phase growing, thereby obtaining the p-type boron phosphide semiconductor layer.例文帳に追加

好ましくは、気相成長時にｎ形不純物と共に、複数のｐ形不純物を添加してｐ形リン化硼素系半導体層を得る。 - 特許庁

A semiconductor device has a P-type second low-concentration diffusion region 9 between a P-type low-concentration diffusion region 7 and an N-type low-concentration diffusion region 11.例文帳に追加

Ｐ型低濃度拡散領域７とＮ型低濃度拡散領域１１の間にＰ型第２低濃度拡散領域９を備えている。 - 特許庁

The LED is configured in such a manner that the p-type bonding electrode and the p-type GaN-based semiconductor layer do not form an ohmic contact, and the p-type ohmic electrode is not formed substantially under the p-type bonding electrode.例文帳に追加

ｐ型ボンディング電極とｐ型ＧａＮ系半導体層がオーミック接合しないようにするとともに、ｐ型ボンディング電極の下にはｐ型オーミック電極を実質的に形成しないことを特徴とする。 - 特許庁

The vertical junction FET 1a comprises an n^+-type drain semiconductor 2, an n-type drift semiconductor 3, a p^+-type gate semiconductor 4, an n-type channel semiconductor 5, an n^+-type source semiconductor 7 and a p^+-type gate semiconductor 8.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７と、ｐ^＋型ゲート半導体部８とを備える。 - 特許庁

An n^--type semiconductor region 2 is formed on a p-type semiconductor substrate 1, and an n^+-type semiconductor region 4 with high impurity concentration is formed in the n^--type semiconductor region 2, and then a p^+-type semiconductor region 5 with high impurity concentration is formed in the vicinity of the n^--type semiconductor region 2 in two dimensional manner.例文帳に追加

ｐ型の半導体基板１にｎ^−型半導体領域２が形成され、高不純物濃度のｎ^＋型半導体領域４がｎ^−型半導体領域２内に形成され、ｎ^−型半導体領域２の平面的に周囲の位置に高不純物濃度のｐ^＋型半導体領域５が形成されている。 - 特許庁

The i-type semiconductor region 23 is attached between the n-type semiconductor region 21 and the p-type semiconductor region 22, and a bandgap of the i-type semiconductor region 23 is smaller than that of each of the n-type semiconductor region 21 and the p-type semiconductor region 22.例文帳に追加

ｉ型半導体領域２３はｎ型半導体領域２１とｐ型半導体領域２２との間に設けられており、ｉ型半導体領域２３のバンドギャップは、ｎ型半導体領域２１のバンドギャップ及びｐ型半導体領域２２のバンドギャップより小さい。 - 特許庁

The semiconductor layer includes a p-type silicon substrate 1 and a p^--type epitaxial layer 2, which are first conductive semiconductor layers, and an n-type silicon substrate 5a which is laminated and arranged on the p^--type epitaxial layer 2.例文帳に追加

半導体層は、第１導電型半導体層であるｐ型シリコン基板１およびｐ^−型エピタキシャル層２と、このｐ^−型エピタキシャル層２上に積層配置されたｎ型シリコン基板５ａとを含む。 - 特許庁

A first p-type diffusion layer 101 and a p-type semiconductor layer 102 are arranged on a silicon substrate 100, two n-type diffusion layers 103, 103 are arranged on a surface part of the p-type semiconductor layer 102, and two light receiving parts are constituted.例文帳に追加

シリコン基板１００上に、第１Ｐ型拡散層１０１とＰ型半導体層１０２とを備え、このＰ型半導体層１０２の表面部分に２つのＮ型拡散層１０３，１０３を設けて２つの受光部を構成する。 - 特許庁

A photoelectric conversion device 22 of the solar cell device 20 includes a spherical first semiconductor 24 of a first conductive type (p-type) and a second semiconductor 26 of a second conductive type (n-type) which is disposed around the first semiconductor (p-type).例文帳に追加

太陽電池装置２０の光電変換素子２２は、第１導電型（ｐ型）の球状の第１半導体２４と、第１半導体（ｐ型）の周りに設けられた第２導電型（ｎ型）の第２半導体２６とを含む。 - 特許庁

To reduce area by providing deep n-type wells at the middle of a p-type semiconductor substrate, p-type wells contacting the above n-type wells and n-type wells contacted of the above p-type wells.例文帳に追加

半導体基板の中部に深いウエルを有する場合、面積低減ができ、しかも高性能な半導体素子を有する半導体装置およびその製造方法を提供する。 - 特許庁

A field-effect transistor is arranged on the photoelectric conversion layer by forming a p-type semiconductor layer 2 on a transparent substrate 1, forming an n-type well 3 on the p-type semiconductor layer 2, forming a p-type well 4 on the n-type well 3, and forming the field-effect transistor on the p-type well 4.例文帳に追加

透明基板１にＰ型半導体層２を形成し、Ｐ型半導体層２にＮ型ウェル３を形成し、Ｎ型ウェル３にＰ型ウェル４を形成し、Ｐ型ウェル４に電界効果型トランジスタを形成することにより、光電変換層上に電界効果型トランジスタを配置する。 - 特許庁

On a surface of an n^+ type epitaxial layer 8 on a principal surface of a p^++ type high-concentration substrate 7, p^++ type semiconductor regions 12, p^++ type semiconductor regions 13 and p^++ type semiconductor regions 14 are formed to form two zener junctions by the n^+ type epitaxial layer 8 and the p^++ type semiconductor regions 12 and 13.例文帳に追加

ｐ^＋＋型高濃度基板７の主面上のｎ^＋型エピタキシャル層８の表面にｐ^＋＋型半導体領域１２、ｐ^＋＋型半導体領域１３およびｐ^＋＋型半導体領域１４を形成し、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１２、１３とによる２つのツェナー接合を形成する。 - 特許庁

The embedded layer 15 is made of a non-doped semiconductor material, a p-type semiconductor material with lower p-type impurity concentration than the p-type semiconductor layer 5 or an n-type semiconductor material with n-type impurity concentration of 1×10^17 cm^-3 or less.例文帳に追加

埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０^１７ｃｍ^−３以下のｎ型半導体材料からなることを特徴とする。 - 特許庁

To suppress a phenomenon in which the conductivity of a p-type nitride semiconductor is inserted in a process for exposing one portion of the surface of a p-type nitride semiconductor, by containing an n-type impurity or etching an i-type nitride semiconductor partially while being formed on the surface of a p-type nitride semiconductor region.例文帳に追加

ｐ型窒化物半導体領域の表面に形成されており、ｎ型不純物を含むか又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させる工程において、ｐ型窒化物半導体の導電型が反転する現象を抑制する。 - 特許庁

To provide a p-type oxide semiconductor of group II to V useful as a light emitting element or a light receiving element material or a photocatalyst and to provide a method for manufacturing the p-type oxide semiconductor.例文帳に追加

発光素子や受光素子材料、あるいは光触媒として有用なIIないしV族の p型酸化物半導体と、そのような p型酸化物半導体の得られる製造方法とを提供する。 - 特許庁

To provide a technique by which the phenomenon is suppressed that p-type impurities included in a p-type semiconductor region are diffused to another adjacent semiconductor region while occurrence of dislocation is being suppressed.例文帳に追加

転位の発生を抑制しながら、p型半導体領域に含まれるp型不純物が隣接する他の半導体領域に拡散する現象を抑制する技術を提供する。 - 特許庁

The P-type semiconductor region 14 is formed simultaneously with the formation of a p^- impurity region and a p^+ impurity region of another transistor.例文帳に追加

Ｐ型半導体領域１４は、他のトランジスタのｐ-不純物領域およびｐ+不純物領域を形成する際に同時に形成されている。 - 特許庁

This p-well 14' is connected to the p-type semiconductor substrate 22 via the p-well 25 in order to be at the stable zero potential.例文帳に追加

このＰウェル１４’は、安定したゼロ電位をとるために、Ｐウェル２５を介して、Ｐ型半導体基板２２に接続されている。 - 特許庁

This p-well 13' is connected to a p-type semiconductor substrate 22 via a p-well 25 in order to be at the stable zero potential.例文帳に追加

このＰウェル１３’は、安定したゼロ電位をとるために、Ｐウェル２５を介して、Ｐ型半導体基板２２に接続されている。 - 特許庁

A semiconductor device 10 incorporates a p-type gallium nitride semiconductor layer 26.例文帳に追加

半導体装置１０は、ｐ型の窒化ガリウムの半導体層２６を備えている。 - 特許庁

p-TYPE SEMICONDUCTOR CRYSTAL AND ITS MANUFACTURING METHOD, AND SEMICONDUCTOR ELEMENT USING THEM例文帳に追加

ｐ型半導体結晶とその製造方法、並びにそれらを用いた半導体素子 - 特許庁

MANUFACTURING METHOD OF GROUP III NITRIDE p-TYPE SEMICONDUCTOR AND LUMINOUS ELEMENT OF GROUP III NITRIDE SEMICONDUCTOR例文帳に追加

ＩＩＩ族窒化物ｐ型半導体の製造方法およびＩＩＩ族窒化物半導体発光素子 - 特許庁

FORMING METHOD OF P-TYPE GROUP III NITRIDE SEMICONDUCTOR REGION, AND GROUP III NITRIDE SEMICONDUCTOR ELEMENT例文帳に追加

ｐ型のＩＩＩ族窒化物半導体領域を形成する方法、およびＩＩＩ族窒化物半導体素子 - 特許庁

METHOD OF MANUFACTURING P-TYPE BORON PHOSPHIDE SEMICONDUCTOR LAYER, COMPOUND SEMICONDUCTOR ELEMENT, AND LIGHT EMITTING DIODE例文帳に追加

ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード - 特許庁

MANUFACTURING METHOD OF P-TYPE GALLIUM-NITRIDE-BASED COMPOUND SEMICONDUCTOR, AND GALLIUM-NITRIDE-BASED COMPOUND SEMICONDUCTOR ELEMENT例文帳に追加

Ｐ型窒化ガリウム系化合物半導体の製造方法と窒化ガリウム系化合物半導体素子 - 特許庁

p-TYPE III NITRIDE SEMICONDUCTOR, ITS PRODUCING METHOD AND SEMICONDUCTOR DEVICE例文帳に追加

ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置 - 特許庁

METHOD FOR MANUFACTURING P-TYPE BORON PHOSPHIDE SEMICONDUCTOR LAYER, BORON PHOSPHIDE SEMICONDUCTOR ELEMENT AND LIGHT EMITTING DIODE例文帳に追加

ｐ形リン化硼素半導体層の製造方法、リン化硼素系半導体素子およびＬＥＤ - 特許庁

P-TYPE II-VI COMPOUND SEMICONDUCTOR CRYSTAL, ITS GROWING METHOD, AND SEMICONDUCTOR DEVICE USING THE SAME例文帳に追加

ｐ型ＩＩ—ＶＩ族化合物半導体結晶、その成長方法及びそれを用いた半導体装置 - 特許庁

A p-type organic semiconductor film (6) is provided on one major surface (12) of the semiconductor substrate (1).例文帳に追加

半導体基板（１）の一方の主面（１２）上にｐ型有機半導体膜（６）が設けられている。 - 特許庁

p-TYPE III NITRIDE SEMICONDUCTOR, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 - 特許庁

P-TYPE III-GROUP NITRIDE SEMICONDUCTOR AND SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型ＩＩＩ族窒化物半導体および半導体装置およびその作製方法 - 特許庁