「P- type」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND P- CHANNEL TYPE SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の製造方法及びｐチャネル型半導体装置の製造方法 - 特許庁

FABRICATION OF DRIFT TYPE SILICON RADIATION DETECTOR HAVING P-N JUNCTION例文帳に追加

ＰＮ接合部分を有するドリフト型シリコン放射線検出器の製造方法 - 特許庁

The ejector is formed by attaching the pump type ejecting apparatus P to the vessel B.例文帳に追加

ポンプ式噴出装置Ｐを容器Ｂに取り付けて噴出器を形成する。 - 特許庁

Then, on the p-type GaN layer 3, the contact electrode 15 is formed.例文帳に追加

次いで、このｐ型ＧａＮ層３の上に、コンタクト電極１５が形成される。 - 特許庁

The surface channel layer 5 can be prevented from being converted into a P-type.例文帳に追加

また、表面チャネル層５がｐ型に反転することを防止することができる。 - 特許庁

ULTRA-THIN OHMIC CONTACT FOR P-TYPE NITRIDE LIGHT-EMITTING DEVICE AND FORMATION METHOD例文帳に追加

Ｐ型窒化物発光デバイス用の極薄オーミックコンタクトおよび形成方法 - 特許庁

A metal current 19 is formed on the second p-type clad layer 16.例文帳に追加

金属電極１９は、第２ｐ型クラッド層１６上に形成されている。 - 特許庁

Consequently, impurity profile of the p-type base layer 3 is flat in the lateral direction.例文帳に追加

このため、ｐ型ベース層３の横方向の不純物プロファイルは平坦である。 - 特許庁

The pump type ejecting apparatus P is provided with a stem 14 and a ejecting button 16.例文帳に追加

そのポンプ式噴出装置Ｐには、ステム１４や噴射ボタン１６を設ける。 - 特許庁

Then, a p-type InP is buried in the groove 53a, and the surface is flattened.例文帳に追加

次に、溝５３ａ内にｐ型ＩｎＰを埋め込み、表面を平坦化する。 - 特許庁

A semiconductor device 10 incorporates a p-type gallium nitride semiconductor layer 26.例文帳に追加

半導体装置１０は、ｐ型の窒化ガリウムの半導体層２６を備えている。 - 特許庁

Preferably, the semiconductor 15 is a p-type semiconductor composed of germanium semiconductor film.例文帳に追加

半導体１５は、ゲルマニウム半導体膜からなるｐ型半導体が好ましい。 - 特許庁

The substrate for temperature measurements is provided with a p-type silicon substrate to which phosphorus is implanted.例文帳に追加

温度測定用基板は、リンが注入されたｐ型シリコン基板を備える。 - 特許庁

A transparent conducting film 4 is formed on the p-type amorphous silicon layer 3 (c).例文帳に追加

ｐ型非晶質シリコン層３上に、透明導電膜４を形成する（ｃ）。 - 特許庁

The sub-cell arrays 41-1 and 41-2 use the p-type cell well 3 in common.例文帳に追加

サブセルアレイ４１−１，４１−２は、ｐ型のセルウェル３を共用している。 - 特許庁

A plurality of P-type silicon wafers are heated within a furnace where an inert gas flows.例文帳に追加

不活性ガスが流下する炉内で、複数のＰ型シリコンウェハが加熱される。 - 特許庁

A source/drain region 6 is formed at both sides of the p^+-type gate electrode 35.例文帳に追加

Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。 - 特許庁

An n^- layer 2 is formed on the main surface of a p-type semiconductor substrate 1.例文帳に追加

ｐ型半導体基板１の主表面上にはｎ^-層２が形成される。 - 特許庁

To enable the p-type gallium nitride of a light emitting diode to be reduced in resistivity.例文帳に追加

発光ダイオードにおけるｐ型窒化ガリウム層の抵抗率を低下させること。 - 特許庁

A P type epitaxial layer 12 is formed in the trench 11 (FIG.2(c)).例文帳に追加

そして、当該トレンチ１１内にＰ型エピタキシャル層１２を形成する（図２（ｃ））。 - 特許庁

METHOD OF FORMING SILICON NITRIDE OXIDE FILM AND MANUFACTURE FOR P-TYPE SEMICONDUCTOR ELEMENT例文帳に追加

シリコン窒化酸化膜の形成方法及びｐ形半導体素子の製造方法 - 特許庁

Silicon, nickel and the p-type impurities are contained in the 2nd silicide layer 13.例文帳に追加

第２のシリサイド層１３にシリコンとニッケルの他にＰ型不純物を含める。 - 特許庁

A p/i interfacial layer 5 such as amorphous silicon (a-Si) of p-type and low impurity concentration whose band gap is wider than that of a p-layer 6 is held between the μc-Si p-layer 6 and an amorphous silicon germanium (a-SiGe) i-layer 4.例文帳に追加

μc-Siのｐ層６と非晶質シリコンゲルマニウム（a-SiGe）のｉ層４との間に、ｐ層６よりバンドギャップが広く、ｐ型で低不純物濃度の例えば非晶質シリコン（a-Si）のｐ／ｉ界面層５を挟む。 - 特許庁

Between the n^+ buried region NB and the p^- epitaxial region EP2, a p^+ buried region PB having a p-type impurity concentration higher than that of the p^- epitaxial region EP2 is formed.例文帳に追加

ｎ^+埋め込み領域ＮＢとｐ^-エピタキシャル領域ＥＰ２との間には、ｐ^-エピタキシャル領域ＥＰ２よりも高いｐ型不純物濃度を有するｐ^+埋め込み領域ＰＢが形成されている。 - 特許庁

The p-type wide gap semiconductor has an aligned lamination of a layer 12 formed of a second semiconductor showing the p-type electrical characteristic on the layers 11, 11' formed of a first semiconductor having the forbidden band width of 2.8 eV or more.例文帳に追加

本発明のp型ワイドギャップ半導体は、2.8eV以上の禁制帯幅を有する第１の半導体から成る層１１、１１’の上に、p型の電気特性を示す第２の半導体から成る層１２が整合積層していることを特徴とする。 - 特許庁

In the high voltage resistant p-channel MOS transistor formed on an SOI substrate, p^+-source regions 8, an n-type body region 4, and an n^+-body/contact diffusion region 10 are surrounded by a p^+-drain region 9 and a p-type drift region 5.例文帳に追加

ＳＯＩ基板上に形成される高耐圧ＰｃｈＭＯＳトランジスタであって、Ｐ^＋ソース領域８、Ｎ型ボディ領域４およびＮ^＋ボディ・コンタクト拡散領域１０を、Ｐ^＋ドレイン領域９およびＰ型ドリフト領域５で包囲している。 - 特許庁

A first N-type impurity diffusion layer 41 is formed in the region between adjoining P-type wells 23.例文帳に追加

隣り合うＰ型ウエル２３の間の領域には、第１Ｎ型不純物拡散層４１が形成されている。 - 特許庁

The p type base region 105 is so formed on the main surface 12 as to adjoin the n type source region 103.例文帳に追加

ｐ型ベース領域１０５はｎ型ソース領域１０３に隣接するように主表面１２に形成される。 - 特許庁

The P-type fiber and the N-type fiber are preferably colored differently to indicate transmission direction.例文帳に追加

このＰ型ファイバとＮ型ファイバは伝送方向を表示するために異なって着色されることが好ましい。 - 特許庁

An n-type poly-Si resistor 7 and a p-type poly-Si resistor 8 in which the ratio of their height to their width is at one or higher are formed at the beam 15.例文帳に追加

梁１５には、高さ／幅が１以上のｎ型およびｐ型ポリＳｉ抵抗７，８が形成される。 - 特許庁

The inner peripheral side of the P-type active guard region 16 has an N-type source region 17 and acts as an FET.例文帳に追加

ｐ型アクティブガード領域１６の内周側は、ｎ型ソース領域１７を有し、ＦＥＴとして機能する。 - 特許庁

In this solid-state image pickup element, a vertical transfer channel 30 is constituted, by forming an N-type region on a P-type semiconductor substrate.例文帳に追加

Ｐ型の半導体基板上にＮ型領域が形成されて垂直転送チャネル３０が構成される。 - 特許庁

Moreover, a p-type transistor 201 is formed at a position on the diagonal of the n-type transistor 202.例文帳に追加

また、各画素におけるｎ型トランジスタ２０２の対角上の位置にｐ型トランジスタ２０１が形成されている。 - 特許庁

On the semiconductor substrate, a p-type body region 141 is laminated on a surface of an n-type drift region 112.例文帳に追加

半導体基板は、ｎ型のドリフト領域１１２の表面に、ｐ型のボディ領域１４１が積層されている。 - 特許庁

The defect-suppressing layer 205 is of p-type, and the photodiode 208 and the inversion layer 209 are of n-type.例文帳に追加

欠陥抑制層２０５はＰ型となっており、フォトダイオード２０８と反転層２０９とはＮ型となっている。 - 特許庁

P type 1st, 2nd and 3rd base areas 18 to 20 are formed on an N type collector area 15.例文帳に追加

Ｎ型コレクタ領域１５にＰ型の第１、第２および第３のベース領域１８、１９、２０を形成する。 - 特許庁

A first p-type impurity region is provided on a surface of a n--type semiconductor layer almost at the center of the gate electrode.例文帳に追加

ゲート電極の略中央のｎ−型半導体層表面に第１ｐ型不純物領域を設ける。 - 特許庁

An N-type thermoelectric material is mixed into the brush 21, and a P-type thermoelectric material is mixed into the brush 32.例文帳に追加

また、ブラシ２１にはＮ型熱電材料が混合され、ブラシ３２にはＰ型熱電材料が混合されている。 - 特許庁

Further, a recess part 6 is provided which reaches the p^+-type isolation layer 11 from the reverse side of the n-type drift region 1.例文帳に追加

また、ｎ型ドリフト領域１の裏面から、ｐ^+型分離層１１に達する凹部６が設けられている。 - 特許庁

A plurality of insular P+ type silicon regions 15 are formed in the surface region of an N type silicon region 12.例文帳に追加

Ｎ形シリコン領域１２の表面領域に、Ｐ^＋形シリコン領域１５を島状に複数形成する。 - 特許庁

N-channel type and p-channel type MOS transistors are formed on a silicon substrate 11 to constitute the CMOS device.例文帳に追加

シリコン基板１１にｎチャネル型とｐチャネル型のＭＯＳトランジスタが形成され、ＣＭＯＳデバイスが構成される。 - 特許庁

[2] In the method of manufacturing described in [1], the group III-V compound semiconductor is n-type or p-type.例文帳に追加

〔２〕３−５族化合物半導体が、ｎ型またはｐ型であることを特徴とする上記〔１〕の製造方法。 - 特許庁

The P-type wells 16 are located above the bottom N-type well 8, made to serve as source/drain regions, and designate a channel region.例文帳に追加

ｐウェル１６はボトムｎウェル８上にあり、ｐウェル１６がソース／ドレインとなりチャネル領域を規定する。 - 特許庁

Nearby a surface of an n-type well 11, a p-type diffusion region 12 to be a bit line is formed in a stripe shape.例文帳に追加

ｎ型ウェル１１の表面付近にビット線となるｐ型拡散領域１２をストライプ状に形成する。 - 特許庁

P-type wells 107 and 197 and n-type wells 109 and 199 are provided in the digital circuit region 123.例文帳に追加

デジタル回路領域１２３には、Ｐ型ウェル１０７、１９７、Ｎ型ウェル１０９、１９９が設けられている。 - 特許庁