「P- type」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

An N type transistor 11 and a P type transistor 12 are operated to keep a prescribed offset potential Vofs, and when a level of a node n1 being an output point of the transistors is fluctuated, a potential level of a node n2 depending on an N type transistor 15 and a P type transistor 16 applies feedback control to a P type transistor 13 or an N type transistor 14.例文帳に追加

Ｎ型トランジスタ１１およびＰ型トランジスタ１２は、所定のオフセット電位Ｖofsを保つように動作し、その出力であるノードｎ１が変動すると、Ｎ型トランジスタ１５およびＰ型トランジスタ１６によって定まるノードｎ２の電位によってＰ型トランジスタ１３またはＮ型トランジスタ１４に対してフィードバック制御する。 - 特許庁

In the surface area of an N-type drain drift region 20, an N^+- type drain region 17 and a P-type well region 18 surrounding an N^+-type source region are formed.例文帳に追加

Ｎ形ドレインドリフト領域２０の表面領域にＮ^＋型のドレイン領域１７と、Ｎ^＋形のソース領域を包囲するＰ形のウェル領域１８を形成する。 - 特許庁

A P-type diffusion layer 12 is formed on the surface of an N-type silicon substrate 11, and an N-type diffusion layer 14 is formed inside the N-type diffusion layer 12.例文帳に追加

Ｎ型のシリコン基板１１の表面領域にＰ型拡散層１２が形成され、このＰ型拡散層１２内に、Ｎ型拡散層１４が形成される。 - 特許庁

The p-type separation areas 3 and 4 separate the n-type epitaxial growing layer 2 and two or above n-type (n- type) areas 21 and 22 are formed.例文帳に追加

そして、そのエピタキシャル成長層２に表面から前記半導体基板１に達するようにｐ形（ｐ^+ 形）分離領域３、４が拡散により形成されている。 - 特許庁

The collector part consists of: an N-type buffer region 14; a P^+ type collector region 15; and an N^+ type contact region 18 formed in the N-type buffer region 14.例文帳に追加

前記コレクタ部は、Ｎ型バッファ領域１４と、Ｎ型バッファ領域１４に形成されたＰ^＋型コレクタ領域１５及びＮ^＋型コンタクト領域１８とで構成されている。 - 特許庁

The MOSFET also has n-type shorting channels extending from respective n-type silicon carbide regions through the p-type silicon carbide regions to the n-type silicon carbide drift layer.例文帳に追加

またＭＯＳＦＥＴは、ｎ型炭化ケイ素領域のそれぞれからｐ型炭化ケイ素領域を通ってｎ型炭化ケイ素ドリフト層まで延びるｎ型短絡チャネルを有する。 - 特許庁

A collector layer 1 of a first conductivity-type (n-type) semiconductor is joined to provide a base layer 2 of a second conductivity-type (p-type), and an emitter region 3 of the first conductivity-type (n-type) is provided in the base layer 2.例文帳に追加

第１導電形（ｎ形）半導体からなるコレクタ層１と接合して第２導電形（ｐ形）のベース層２が設けられ、そのベース層２内に第１導電形（ｎ形）のエミッタ領域３が設けられている。 - 特許庁

The device 1 for the bid opener calculates a price p on the basis of the received type θ and notifies the device 2 for the bidder of the price p.例文帳に追加

開札者用装置１は、受信したタイプθに基づいて価格ｐを算出し、入札者用装置２に通知する。 - 特許庁

As a result of this structure, even if the type of the sheet member P is changed, conveyance failure of the sheet member P can be suppressed effectively.例文帳に追加

これにより、シート部材Ｐの種類が変わっても、効果的にシート部材Ｐの搬送不良を抑制することができる。 - 特許庁

A linear p-side electrode 9 is disposed in the p-type impurity region 8 and is connected thereto.例文帳に追加

直線状ｐ側電極９がｐ型不純物領域８上に配置されてｐ型不純物領域８に接続されている。 - 特許庁

A drain of the p-channel DMOS transistor is constituted of a p-type high density semiconductor substrate 2 and the epitaxial growth layer 4.例文帳に追加

ＰｃｈＤＭＯＳトランジスタのドレインはＰ型高濃度半導体基板２及びエピタキシャル成長層４により構成される。 - 特許庁

A CU (card unit) connected with a gained point type P machine (game machine) stores the number of game balls usable for a game in the P machine.例文帳に追加

持点式のＰ台（遊技機）と接続されるＣＵ（カードユニット）は、Ｐ台で遊技に使用可能とされる遊技玉数を記憶する。 - 特許庁

A voltage drop between the p-type cladding layer 15 and the p-side contact layer 17 is restrained by providing the intermediate layer 16.例文帳に追加

中間層１６を設けることにより、ｐ型クラッド層１５とｐ側コンタクト層１７との間の電圧降下が抑制される。 - 特許庁

Type n to create a new partition, then p to select a primary partition, followed by1 to select the first primary partition.例文帳に追加

そして基本パーティションを選択するのにpと入力するのに続き、1番目の基本パーティションを選択するのに1と入力します。 - Gentoo Linux

To provide a clear and stable multidose-type eye drop containing P^1,P^4-di(uridine-5')tetraphosphoric acid or a salt thereof.例文帳に追加

Ｐ^１，Ｐ^４−ジ（ウリジン−５’）四リン酸またはその塩類の澄明且つ安定なマルチドーズ型点眼液を調製すること。 - 特許庁

An n-electrode layer 8 and the p-electrode layer 321 of the second layer 62 of the p-conductive type of the compensating diode 320 are connected.例文帳に追加

ｎ電極層８と補償ダイオード３２０のｐ伝導型の第２層６２のｐ電極層３２１とが接続されている。 - 特許庁

Accordingly, even when the p-type electrode 27 is continuously formed by usual evaporation, the n-type GaN layer 21 and the p-type GaN layer 23 can be prevented from short circuit over the light-emitting layer 22.例文帳に追加

したがって、通常の蒸着でｐ型電極２７を連続形成しても、発光層２２を跨いでｎ型ＧａＮ層２１とｐ型ＧａＮ層２３とが短絡されてしまうことを防止できる。 - 特許庁

An inductor is provided in a specified region and a high concentration n+ type diffused layer is formed beneath an isolating oxide film of that specified region, thereby forming a p-n junction with the n+ type diffused layer and a p- type semiconductor substrate.例文帳に追加

インダクターを設けた所定領域の分離酸化膜下に高濃度Ｎ^+形拡散層を形成して、そのＮ^+形拡散層とＰ^-形半導体基板からなるＰＮ接合を設けている。 - 特許庁

A p-type InP buffer layer 2, an active layer 3, and an n-type InP clad layer 4 formed on a p-type InP substrate 1 are processed through a first dry etching process for the formation of a ridge 6.例文帳に追加

ｐ型ＩｎＰ基板１の上に形成された、ｐ型ＩｎＰバッファ層２、活性層３およびｎ型ＩｎＰクラッド層４を第１のドライエッチングにより加工して、リッジ部６を形成する。 - 特許庁

A p-type impurity is diffused through an opening of an insulated film 4 to form a p-type semiconductor region 6 in an n-type silicon semiconductor substrate 1, and simultaneously a silicon oxide film 7 is formed in the opening.例文帳に追加

Ｎ型シリコン半導体基板１に絶縁膜４の開口を通してＰ型不純物を拡散してＰ型半導体領域６を形成し、同時に開口内にシリコン酸化膜７を形成する。 - 特許庁

A porous Si layer 2 is formed on a single-crystal Si substrate 1 and a p^+-type Si layer 3, a p-type Si layer 4, and an n^+-type Si layer 5 all of which become solar battery layers are formed on the Si layer 2.例文帳に追加

単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を形成し、その上に太陽電池層となるｐ^+ 型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ^+ 型Ｓｉ層５を形成する。 - 特許庁

The second N-type semiconductor layer 44 is comprised of a protruding portion 47 closer to the first P-type semiconductor layer 43 in a thickness direction Z and a saved portion 46 closer to the second P-type semiconductor layer 45.例文帳に追加

第２のＮ型半導体層４４は、厚み方向Ｚにおいて第１のＰ型半導体層４３寄りの突出部４７と、第２のＰ型半導体層４５寄りの退避部４６とから成る。 - 特許庁

Further, the semiconductor nanowire 1 has a p-type semiconductor section and an n-type semiconductor section, and any one of the p- and n-type semiconductor sections is a constituent of the first and second regions.例文帳に追加

更に、半導体ナノワイヤ１は、Ｐ型半導体部とＮ型半導体部とを有し、且つＰ型半導体部またはＮ型半導体部の一方は、第１及び第２の領域の構成要素となっている。 - 特許庁

To enhance the conductivity modulation effect of an insulated gate bipolar transistor by preventing holes injected from a P+ type collector layer into an N- type base layer from flowing out to a P type base layer.例文帳に追加

絶縁ゲートバイポーラトランジスタにおいて、Ｐ＋型コレクタ層からＮ−型ベース層に注入される正孔が、Ｐ型ベース層に流出するのを防止して伝導度変調効果を高めることが課題となる。 - 特許庁

The light-emitting element comprises a light-emitting layer 2 having SQW structure, which is formed so that the barrier layer of the p-type side is inclined in it composition, and the band gap is lowered going from the p-type side toward the n-type side.例文帳に追加

発光層２がＳＱＷ構造の場合には、ｐ型側の障壁層を組成傾斜させ、バンドギャップがｐ型側からｎ型側に向かって低くなっていくように形成する。 - 特許庁

A p-type diffusion layer 111a is formed on a surface part of the n-type epitaxial layer 104 being isolated from the p-type silicon substrate 101 and made a top gate of the junction field effect transistor 151.例文帳に追加

前記Ｐ型シリコン基板１０１から離れて前記Ｎ型エピタキシャル層１０４の表面部分にＰ型拡散層１１１ａを形成し、接合型電界効果トランジスタ１５１のトップゲートとする。 - 特許庁

On the surface part of a semiconductor substrate 1, an n-type source region 2, a p-type substrate contact region 7 adjacent to it and a p-type anti-punch-through region 9 surrounding them are formed.例文帳に追加

半導体基板１の表面部にはＮ型ソース領域２とそれに隣接するＰ型基板コンタクト領域７と、それらを囲むようにＰ型アンチパンチスルー領域９が形成されている。 - 特許庁

Then, a high-concentration p-type diffusion layer 108 is formed by ion implantation, and a high-concentration n-type diffusion layer 109 is formed at the upper portion of the high-concentration p-type diffusion layer 108 by ion implantation.例文帳に追加

その後、高濃度Ｐ型拡散層１０８をイオン注入により形成した後、高濃度Ｐ型拡散層１０８の上方に高濃度Ｎ型拡散層１０９をイオン注入により形成する。 - 特許庁

The semiconductor integrated circuit device is composed of CMOS comprising a surface channel P-type MOSFET 101 and an embedded channel N-type MOSFET 100 provided with P+type gate electrode.例文帳に追加

Ｐ＋型のゲート電極を備える、表面チャネル型Ｐ型ＭＯＳＦＥＴ１０１と埋め込みチャネル型Ｎ型ＭＯＳＦＥＴ１００で相補型ＭＯＳを構成し、半導体集積回路装置を構成する。 - 特許庁

An N-type epitaxial layer 12 is formed on a P-type semiconductor substrate 11, and a P-type device isolation region 13 is formed for specifying a drain region 121 common for LDMOS and JFET.例文帳に追加

Ｐ型半導体基板１１上にＮ型エピタキシャル層１２が形成され、ＬＤＭＯＳとＪＦＥＴに共通なドレイン領域１２１を規定するＰ型素子分離領域１３が形成される。 - 特許庁

A p-type emitter region 12 is formed on the undersurface of the n+ type buffer region 13, and a collector electrode 11 is formed to be electrically connected to the undersurface of the p-type emitter region 12.例文帳に追加

また、ｎ＋型バッファ領域１３の下面にはｐ型エミッタ領域１２が設けられ、ｐ型エミッタ領域１２の下面に電気的に接続するようにコレクタ電極１１が設けられている。 - 特許庁

Thereafter, the drift region 2 of the structure that the n-type region 4 and the p-type region 5 are alternately repeated in a lateral direction is formed by flattening the surface of the p-type semiconductor layer 11.例文帳に追加

その後、Ｐ型半導体層１１の表面を平坦化することで、Ｎ型領域４及びＰ型領域５が横方向にて交互に繰り返された構造のドリフト領域２を形成する。 - 特許庁

Specifically, a solar cell is disclosed which has an n-layer composed of n-type amorphous carbon and carbon nanotubes, an i-layer 14 composed of an i-type amorphous carbon, and a p-layer composed of p-type amorphous carbon.例文帳に追加

具体的には、ｎ層がｎ型アモルファスカーボン及びカーボンナノチューブによって構成され、ｉ層１４がｉ型アモルファスカーボン、ｐ層がｐ型アモルファスカーボンによって構成された太陽電池が例示される。 - 特許庁

The diode part 3 of the P+ type region 10 is then irradiated with laser light and patterned by laser annealing thus forming an N+ type region 13 selectively in the P+ type region 10 (Fig. 3(c)).例文帳に追加

そして、Ｐ＋型領域１０のうちダイオード部３にレーザ光を照射してレーザアニールすることによりパターニングし、Ｐ＋型領域１０にＮ＋型領域１３を選択的に形成する（図３（ｃ））。 - 特許庁

The semiconductor device 10 is provided with the p-type partial region 52 consisting of a nitride gallium-based semiconductor containing a p-type impurity, and the source region 54 consisting of a nitride gallium-based semiconductor containing an n-type impurity.例文帳に追加

半導体装置１０は、ｐ型の不純物を含む窒化ガリウム系半導体のｐ型部分領域５２とｎ型の不純物を含む窒化ガリウム系半導体のソース領域５４を備えている。 - 特許庁

There are provided along each mesa side surface 8a of a ridge A a current blocking structure B wherein a p-type InP buried layer 9, an n-type InP current blocking layer 10, a p-type InP current blocking layer 11 are laminated.例文帳に追加

リッジ部Ａのメサ側面８ａに沿って、ｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１を積層した電流ブロック構造Ｂが設けられている。 - 特許庁

Further, the light emitting diode 3 comprises an n-type clad layer 7, an active layer 9, a p-type clad layer 11, a p-type contact layer 13, and an anode electrode 15 formed sequentially on a main face 5a of the substrate 5.例文帳に追加

また、発光ダイオード３は、基板５の主面５ａ上に順次形成されたｎ型クラッド層７、活性層９、ｐ型クラッド層１１、ｐ型コンタクト層１３、及びアノード電極１５を備える。 - 特許庁

The semiconductor device has an inverter circuit, having an N-channel type TFT (thin field transistor) and a plurality of P-channel type TFTs, wherein the plurality of the P-channel type TFTs are mutually joined in parallel.例文帳に追加

Ｎチャネル型ＴＦＴと複数のＰチャネル型ＴＦＴとを有するインバータ回路を有し、前記複数のＰチャネル型ＴＦＴは互いに並列に接続されていることを特徴とする。 - 特許庁

An N-type well diffusion layer 32 serving as a drain is formed in a P-type silicon substrate 30, and two P-type diffusion layers 34a and 34b that are separate from each other are provided in the well diffusion layer.例文帳に追加

Ｐ型シリコン基板３０にドレインとなるＮ型ウエル拡散層３２が形成されており、そのウエル拡散層３２内に互いに分離した２つのＰ型拡散層３４ａと３４ｂが形成されている。 - 特許庁

The width of the p^+ type impurity region 2 is thereby narrowed, resulting in a distance of the p^+ type impurity region 2 to a point farthest from the boundary with the n^+ type impurity region 3 being reduced.例文帳に追加

これにより、ｐ^+型不純物領域２の幅が狭くなり、その結果、ｐ^+型不純物領域２のうちｎ^+型不純物領域３との境界部から最も離れる場所までの距離が短くなる。 - 特許庁

After forming a photoresist 3 on an n-type silicon substrate 1 having a P well region 2 formed thereon, an n-type region 4 and a p-type region 5 are formed by an ion implantation method to form a photodiode.例文帳に追加

Ｐウェル領域２が形成されたＮ型シリコン基板１上にフォトレジスト３を形成した後、イオン注入法によりＮ型領域４およびＰ型領域５を形成してフォトダイオードを形成する。 - 特許庁

A gate electrode 5 has a trench structure 4 which is in contact with the p-type layer 7, a second p-type layer 6 and the second n-type layer 8, and an insulating film 4a and an electrode are provided in the trench.例文帳に追加

ゲート電極５は、ｐ型層７と第２ｐ型層６と第２ｎ型層８に接するトレンチ構造４とし、トレンチ内部に絶縁膜４ａと電極とを備えたものとすることができる。 - 特許庁

Thereby, without performing alloying by heat treatment, a p-type electrode 7 coming into ohmic contact with the p-type GaN layer 4 and n electrode 8 coming into ohmic contact with the n-type GaN layer 3 are formed.例文帳に追加

それにより、熱処理による合金化を行うことなくｐ型ＧａＮ層４にオーミック接触するｐ電極７およびｎ型ＧａＮ層３にオーミック接触するｎ電極８が形成される。 - 特許庁

The multiple quantum well, GaN final barrier, p-type electron rejection, and p-type contact layers 23, 24, 25, 26 are subjected to epitaxial growth coherently to the n-type compressive stress application layer 22.例文帳に追加

多重量子井戸層２３、ＧａＮファイナルバリア層２４、ｐ型電子阻止層２５およびｐ型コンタクト層２６は、ｎ型圧縮応力印加層２２に対してコヒーレントにエピタキシャル成長された層である。 - 特許庁

To provide a method of manufacturing a semiconductor device having a structure with an n-type semiconductor layer and a p-type semiconductor layer adjacent without etching the p-type nitride semiconductor region with the crystal grown.例文帳に追加

結晶成長させたｐ型窒化物半導体領域をエッチングすることなく、ｎ型半導体層とｐ型半導体層が隣接する構造を有する半導体装置の製造方法を提供する。 - 特許庁