「P- type」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

The gate voltage of the P-type MOS transistor 2 is controlled by a gate bias voltage regulating circuit 3, and the resistance value of the P-type MOS transistor 2 is variably regulated.例文帳に追加

Ｐ型ＭＯＳトランジスタ２のゲート電圧はゲートバイアス電圧調整回路３により制御され、Ｐ型ＭＯＳトランジスタ２の抵抗値を可変に調整される。 - 特許庁

In the epitaxial layers 7, 8, p-type buried diffusion layers 43, 44, 45 constituting separating regions 3, 4, 5 are formed, and also, p-type diffusion layers 46, 47, 48 are formed.例文帳に追加

エピタキシャル層７、８には、分離領域３、４、５を構成するＰ型の埋込拡散層４３、４４、４５及びＰ型の拡散層４６、４７、４８が形成されている。 - 特許庁

The diaphragm is formed of a silicon layer having a high concentration P type impurity and the peak concentration of the P type impurity is set in the inner section of the diaphragm in the depth direction of the diaphragm.例文帳に追加

振動板を高濃度のＰ型不純物シリコン層で形成し、振動板の厚さ方向で振動板内部に高濃度Ｐ型不純物のピーク濃度を持たせた。 - 特許庁

In this epitaxial growth, impurity concentration of the p--type Si epitaxial layer 23 is made higher by about two orders of magnitude than that of the impurity concentration of the p---type high resistance layer 24.例文帳に追加

このエピタキシャル成長において、ｐ^- 型のＳｉエピタキシャル層２３の不純物濃度をｐ^--型の高抵抗層２４の不純物濃度より２桁程度高くする。 - 特許庁

In a planar view, a distance between the n-side electrode and the p-side electrode is greater than a sum of thicknesses of the n-type semiconductor layer, the light-emitting layer, and the p-type semiconductor layer.例文帳に追加

平面視において、ｎ側電極とｐ側電極との間隔は、ｎ型半導体層、発光層及びｐ型半導体層の厚さの合計よりも大きい。 - 特許庁

One end 10 of the P-type diffusion resistance 40 is connected to an external terminal 400.例文帳に追加

Ｐ型拡散抵抗４０の一端１０は、外部端子４００に接続される。 - 特許庁

Moreover, the second p-type AlGaN layer 607 covers a part of an SiN film 606.例文帳に追加

また、第２のｐ型ＡｌＧａＮ層６０７はＳｉＮ膜６０６の一部を覆う。 - 特許庁

In this case, indium starting material is supplied into an atmosphere for growing the p-type clad layer 107, and a temperature for growing the p-type clad layer is kept in a range between 800°C to 1,000°C.例文帳に追加

この場合、ｐ型クラッド層１０７の成長雰囲気中にインジウム原料を供給し、ｐ型クラッド層の成長温度を８００℃〜１０００℃の範囲とする。 - 特許庁

In each p-type epitaxial buried layer 123 at the termination section 5, the p-type horizontal resurf region 130 does not exist, at least on one portion of a surface section, thus making it without overlap.例文帳に追加

終端部５の各ｐ型エピタキシャル埋込層１２３は、表面部の少なくとも一部にｐ型横型リサーフ領域１３０が存在せずオーバーラップがない状態にする。 - 特許庁

Hereby, the adhesiveness of the insulating film 13 and the p-type electrode 14 is enhanced and peel-off of the p-type electrode 14 from the insulating film 13 can be suppressed.例文帳に追加

これによって、絶縁膜１３とｐ型電極１４との密着性を向上させ、ｐ型電極１４の絶縁膜１３からの剥離を抑制することができる。 - 特許庁

In the first layer, p-type semiconductor region, containing p-type impurities, is formed at a position opposed to at least one part of the gate electrode through the hetero-junction surface.例文帳に追加

第１層には、ｐ型の不純物を含むｐ型半導体領域が、へテロ接合面を介してゲート電極の少なくとも一部に対向する位置に形成されている。 - 特許庁

The p+ type semiconductor 11 at a central portion is covered by a conductive metal layer and is used as a soldering conduction edge, and peripheral portions of the p+ type semiconductor 11 are covered by another conductive metal layer.例文帳に追加

中央部分のｐ+型セミコンダクター１１は、導電の金属層で覆われ、半田付けの導電端とし、周縁の部分は、別の導電の金属層で覆われる。 - 特許庁

MANUFACTURING METHOD FOR P-TYPE SURFACE CONDUCTIVE LAYER ON OXYGEN-TERMINATED (111) DIAMOND例文帳に追加

酸素終端（１１１）ダイヤモンド上におけるｐ型表面伝導層の製造方法。 - 特許庁

At formation of the second p-type pocket layers 11, the concentration of the impurity ions implanted for forming the layers 11 are made higher than that of the impurity ions implanted for forming the first p-type pocket layers 9.例文帳に追加

この時、第２ｐ型ポケット層１１を形成する不純物イオン濃度は第１ｐ型ポケット層９を形成する不純物イオン濃度より高くなるようにする。 - 特許庁

According to an embodiment, there is provided a semiconductor light-emitting device comprising an n-type semiconductor layer, a p-type semiconductor layer, a light-emitting layer, a p-side electrode, and an n-side electrode.例文帳に追加

実施形態によれば、ｎ型半導体層と、ｐ型半導体層と、発光層と、ｐ側電極と、ｎ側電極と、を備えた半導体発光素子が提供される。 - 特許庁

A p-type AlGaAs layer 36, a p+-type GaAs layer 38, and an ohmic electrode 40 are laminated in this order on a part of the upper surface of the window layer 34.例文帳に追加

窓層３４の上面の一部に、ｐ型ＡｌＧａＡｓ層３６と、ｐ^+ 型ＧａＡｓ層３８と、オーミック電極４０とが、この順序で積層されている。 - 特許庁

To provide a compound-semiconductor light-emitting element of high light-emission intensity by furnishing a p-type ohmic electrode of a low contact resistance on a p-type boron-phosphide-based semiconductor layer.例文帳に追加

ｐ形リン化硼素系半導体層について低い接触抵抗のｐ形オーミック電極を設けて、高発光強度の化合物半導体発光素子を提供する。 - 特許庁

A P+ type contact layer 4 is formed in the opening 7 for burying the opening 7.例文帳に追加

開口部７に該開口部７を埋設するＰ＋型コンタクト層４を形成する。 - 特許庁

The photodiode absorbs one part (for example, approximately two thirds) of laser output and transmits the remainder (approximately one third), and is a PIN photodiode consisting of a p-type contact layer (p layer) 29, a light absorption layer (i layer) 30, and an n-type contact layer (n layer) 31.例文帳に追加

このフォトダイオードは、ｐ型コンタクト層（ｐ層）２９、光吸収層（ｉ層）３０、およびｎ型コンタクト層（ｎ層）３１からなるＰＩＮフォトダイオードである。 - 特許庁

The semiconductor upper layer 40 is a p-type and contains magnesium.例文帳に追加

半導体上層４０は、マグネシウムを含むｐ型であることを特徴としている。 - 特許庁

A dopant layer 51 containing a p-type dopant is formed at a part of the second nitride semiconductor layer 504 disposed below the p-type nitride semiconductor layer 506.例文帳に追加

第２窒化物半導体層５０４のうちｐ型窒化物半導体層５０６の下に位置する部分には、ｐ型ドーパントを含むドーパント層５１１が形成されている。 - 特許庁

TETRATHIAFULVALENE DERIVATIVE, TETRASELENAFULVALENE DERIVATIVE, AND P-TYPE ORGANIC FIELD-EFFECT TRANSISTOR例文帳に追加

テトラチアフルバレン誘導体、テトラセレナフルバレン誘導体及びｐ型有機電界効果トランジスタ - 特許庁

To enable p-type doping of superior control, and to prevent a memory effect produced, when using magnesium(Mg) for a p-type dopant of a group III-V compound semiconductor.例文帳に追加

III-Ｖ族化合物半導体のｐ型のドーパントにマグネシウム（Ｍｇ）を用いる際のメモリ効果を防止して、制御性に優れたｐ型ドーピングを行なえるようにする。 - 特許庁

Thus, electrons in the semiconductor 12 attach the combination of the p-type impurities and hydrogen, and separate the hydrogen from the p-type impurities.例文帳に追加

これにより、窒化物系ＩＩＩ−Ｖ族化合物半導体１２中に存在する電子がｐ型不純物と水素との結合を攻撃し、その結合が切断される。 - 特許庁

The emitting diode includes a p-type AlGaInP active layer 15, a p-type GaAs contact layer 17 for use as a transparent electrode, and an ITO transparent electrode 110.例文帳に追加

発光ダイオードは、ｐ型ＡｌＧａＩｎＰ活性層１５、透明電極用ｐ型ＧａＡｓコンタクト層１７およびＩＴＯ透明電極１１０を備えている。 - 特許庁

By decreasing injection carriers by the P-type semiconductor region 3, ohmic contact is ensured by the P^+-type semiconductor region 4.例文帳に追加

低不純物濃度のＰ型半導体領域３により注入キャリアを少なくし、高不純物濃度のＰ^＋半導体領域４によりオーミック接触を確保する。 - 特許庁

Therefore, the p-type impurities can be activated, while controlling the shortage of nitrogen.例文帳に追加

よって、窒素の抜けを抑制しつつ、ｐ型不純物を活性化することができる。 - 特許庁

The submount 4 comprises a silicon substrate 6 having P type conductivity and an epitaxial layer 7 having P type conductivity is formed on one surface of the silicon substrate 6.例文帳に追加

サブマウント４は、導電型がＰ型のシリコン基板６を備えており、シリコン基板６の一方表面には導電型がＰ型のエピタキシャル層７が形成されている。 - 特許庁

A protective diode is formed in a p-type silicon layer 13 of an SOI substrate 10.例文帳に追加

ＳＯＩ基板１０のｐ型シリコン層１３内に保護用ダイオードが形成される。 - 特許庁

In the meantime, the P^+-type impurity introduction region 24 at a part covered with the photoresist 103 remains as the P^+-type impurity introduction region 6 of a photodiode 51.例文帳に追加

一方、フォトレジスト１０３によって覆われている部分のＰ^+型不純物導入領域２４は、フォトダイオード５１のＰ^+型不純物導入領域６として残る。 - 特許庁

An element separating region 7 is formed which reaches to a P type bulk board 2 in a region between the digital part 5 and the analog part 6 in the P type epitaxial layer 3.例文帳に追加

また、Ｐ型エピタキシャル層３におけるデジタル部５とアナログ部６との間の領域には、Ｐ型バルク基板２まで到達する素子分離領域７を形成する。 - 特許庁

The well layer is provided between the n-side barrier layer and the p-type semiconductor layer.例文帳に追加

井戸層は、ｎ側障壁層とｐ形半導体層との間に設けられる。 - 特許庁

The concentration ratio (Noxg/Npd) of the p-type dopant concentration (Npd) and the oxygen concentration (Noxg) of the first p-type gallium nitride-based semiconductor layer 21 is 1/10 or less.例文帳に追加

第１のｐ型窒化ガリウム系半導体層２１のｐ型ドーパント濃度Ｎｐｄと酸素濃度Ｎｏｘｇとの濃度比（Ｎｏｘｇ／Ｎｐｄ）が１／１０以下である。 - 特許庁

Next, a p-type semiconductor area 7 is formed on the upper surface of the semiconductor substrate 2.例文帳に追加

次に、半導体基板２の上面にｐ型半導体領域７を形成する。 - 特許庁

The p-type layer is provided on the light-emitting layer and contains a nitride semiconductor.例文帳に追加

前記ｐ形層は、前記発光層の上に設けられ窒化物半導体を含む。 - 特許庁

The p-type phase adjustment layer 14 has a larger band gap than the absorption layer 13.例文帳に追加

ｐ型位相調整層１４は、吸収層１３よりもバンドギャップが大きい。 - 特許庁

A p-type polysilicon layer 8 is formed to fill the contact hole 6.例文帳に追加

ベース用コンタクトホール６内を埋めるように、ｐ型ポリシリコン層８が形成されている。 - 特許庁

A p-type well region 2 is formed in the main surface of a semiconductor substrate 1.例文帳に追加

ｐ型ウエル領域２は半導体基板１の主表面に形成されている。 - 特許庁

A second N-well 3 is formed on the surface of a P-type semiconductor substrate 1 and a P+-type semiconductor layer 8 is formed on the surface of the second N-well 3.例文帳に追加

Ｐ型半導体基板１の表面に第２のＮウエル３が形成され、その第２のＮウエル３の表面にＰ＋型半導体層８が形成されている。 - 特許庁

The p-type cladding layer 16 includes p-type impurities at least in the second semiconductor layer 16B of the first and second semiconductor layers 16A, 16B.例文帳に追加

ｐ型クラッド層１６は、第１半導体層１６Ａおよび第２半導体層１６Ｂのうち少なくとも第２半導体層１６Ｂにｐ型不純物を含んでいる。 - 特許庁

To provide an ultraviolet-emitting device which uses a p-type semiconductor having a light emission peak in the ultraviolet region and efficiently emits light by the highly conductive p-type semiconductor.例文帳に追加

高伝導度のｐ型半導体により紫外領域に発光ピークを有して効率良く発光するｐ型半導体を用いた紫外発光素子を提供する。 - 特許庁

On the upper surface of the P-type semiconductor layer 5, a current diffusion layer 6 is formed.例文帳に追加

Ｐ型半導体層５の上面には、電流拡散層６を形成してある。 - 特許庁

The semiconductor layer (p-type layer 4) is formed on the substrate 2 and is composed of a silicon carbide.例文帳に追加

半導体層（ｐ型層４）は基板２上に形成され、炭化ケイ素からなる。 - 特許庁

The gate protective circuit has a voltage-dividing resistor dividing the breakdown voltage by the Zener diode and the Zener diode consisting of a P-type impurity region doped by P-type impurities.例文帳に追加

ゲート保護回路は、ツェナーダイオードと、Ｐ型の不純物がドーピングされたＰ型不純物領域よりなる、ツェナーダイオードによる降伏電圧を分圧する分圧抵抗とを有する。 - 特許庁

The nitride semiconductor light emitting device is equipped with, at least, a p-type nitride semiconductor with a p-electrode and an n-type nitride semiconductor with an n-electrode.例文帳に追加

本件発明は、ｐ電極を備えるｐ型窒化物半導体とｎ電極を備えるｎ型窒化物半導体を少なくとも有する窒化物半導体発光素子である。 - 特許庁