「P- type」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

P-TYPE III-GROUP NITRIDE SEMICONDUCTOR AND SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型ＩＩＩ族窒化物半導体および半導体装置およびその作製方法 - 特許庁

NON-SINGLE CRYSTAL SOLAR CELL AND APPARATUS FOR MANUFACTURING P TYPE SEMICONDUCTOR MATERIAL例文帳に追加

非単結晶太陽電池およびｐ型半導体材料を作製する作製装置 - 特許庁

A bottom face contacting with a surface of the p-type boron phosphide semiconductor layer is constituted as a film of a platinum group metal element or its alloy to configure a p-type ohmic electrode structure.例文帳に追加

ｐ形リン化硼素半導体層の表面に接触する底面部を白金族金属元素またはその合金の膜としてｐ形オーミック電極構造を構成する。 - 特許庁

p-TYPE AlGaN SEMICONDUCTOR LAYER, AlGaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, AlGaN-BASED SEMICONDUCTOR LIGHT RECEIVING ELEMENT, AND METHOD FOR FORMING p-TYPE AlGaN SEMICONDUCTOR LAYER例文帳に追加

ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法 - 特許庁

The reverse-surface electrode 7 is formed on the entire surface of the p-type amorphous silicon film 5.例文帳に追加

裏面電極７はｐ型非晶質シリコン膜５の全面に形成されている。 - 特許庁

To provide a manufacturing method of a p-type group III nitride semiconductor excellent in stability and reproducibility.例文帳に追加

安定性、再現性に優れたｐ型のIII 族窒化物半導体の製造方法。 - 特許庁

The trench gate electrode 16 reaches the p-type impurities containing region 20.例文帳に追加

トレンチゲート電極１６は、ｐ型不純物の含有領域２０にまで達している。 - 特許庁

The insulator is provided in a trench t1 formed so as to extend in the thickness direction of the p-type semiconductor layer from a surface of the p-type semiconductor layer.例文帳に追加

前記絶縁体は、前記ｐ形半導体層の表面から前記ｐ形半導体層の厚み方向に延びて形成されたトレンチｔ１内に設けられている。 - 特許庁

A tungsten plug 13 is formed in a reduction atmosphere on a P-type substrate 3.例文帳に追加

タングステンプラグ１３は、Ｐ型基板３上に、還元雰囲気中で形成される。 - 特許庁

To provide a forming method of p-type group III nitride semiconductor regions and group III nitride semiconductor elements which is performed by activating p-type dopants present in group III nitride semiconductor regions.例文帳に追加

III族窒化物半導体領域中のｐ型ドーパントを活性化するｐ型のIII族窒化物半導体領域を形成する方法、および半導体素子を提供する。 - 特許庁

A groove 14 is formed in a p-type InP cladding layer 12 (a first semiconductor layer).例文帳に追加

ｐ型ＩｎＰクラッド層１２（第１の半導体層）に溝１４を形成する。 - 特許庁

Since the p-type clad layer 13 contains tellurium (Te) as a group VI element, the carrier concentration of the p-type clad layer 13 is increased, and an electrical conductivity is enhanced.例文帳に追加

ｐ型クラッド層１３がＶＩ族元素としてテルル（Ｔｅ）を含むので、ｐ型クラッド層１３のキャリア濃度が高くなっており、電気伝導性が向上する。 - 特許庁

Next, a p-type InP embedding layer 17 is formed to cover the surface of the mesa.例文帳に追加

次に、メサの表面を覆うようにｐ型ＩｎＰ埋込層１７を形成する。 - 特許庁

To provide iron oxide (Fe_2O_3) that is low in manufacturing cost and exhibits p-type semiconductor characteristics.例文帳に追加

製造コストが低いＰ型半導体特性を示す酸化鉄（Ｆｅ_２Ｏ_３）を得る。 - 特許庁

p-TYPE III NITRIDE SEMICONDUCTOR, ITS PRODUCING METHOD AND SEMICONDUCTOR DEVICE例文帳に追加

ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置 - 特許庁

P TYPE ELECTRODE FOR GROUP III NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD例文帳に追加

ＩＩＩ族窒化物半導体発光素子用のｐ型電極とその製造方法 - 特許庁

Thus, a p-type well 2 is prevented from exposing due to cutting of the side wall spacer 9.例文帳に追加

これにより、サイドウォールスペーサ９の削れによるｐ型ウェル２の露出を防ぐ。 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

As an example, the tip part of the trench 6 is completely filled with a p^+ type region 20.例文帳に追加

例えば、トレンチ６の先端部をｐ^+型領域２０にて埋め尽くすようにする。 - 特許庁

The first p-type impurity region can be formed in the same process as forming a guard ring.例文帳に追加

第１ｐ型不純物領域は、ガードリングと同一工程にて形成できる。 - 特許庁

Since the light strength inside the p-type GaAs contact layer 108 is reduced, the light is hardly absorbed in the p-type GaAs contact layer 108.例文帳に追加

これによって、ｐ型ＧａＡｓコンタクト層１０８内部における光強度が低下するため、光がｐ型ＧａＡｓコンタクト層１０８で吸収されにくい構造となっている。 - 特許庁

Then p-type regions 38A are formed on the substrate 22, by injecting a low- concentration p-type impurity deep into the substrate 22, by high-energy ion implantation by using the photoresist film 2 as a mask.例文帳に追加

この第１のフォトレジスト層２をマスクとして低濃度のｐ型不純物を深部に高エネルギーのイオン注入により導入しｐ型領域３８Ａを形成する。 - 特許庁

Thus, the need for the mask to form the p+-type contact region 8 and the p+-type region 16a is eliminated, and the manufacturing process of the semiconductor device is simplified.例文帳に追加

これにより、ｐ^+型コンタクト領域８やｐ^+型領域１６ａを形成するためのマスクが必要なくなり、半導体装置の製造工程の簡略化を図ることができる。 - 特許庁

This semiconductor laser element 10 is provided with a laminated structure of an n-type AlGaAs clad layer 14, a GaAs active layer 16, a p-type AlGaAs clad layer 18, and a p-type GaAs contact layer 20 on an n-type GaAs substrate 12.例文帳に追加

本半導体レーザ素子１０は、ｎ−ＧａＡｓ基板１２上に、ｎ−ＡｌＧａＡｓクラッド層１４、ＧａＡｓ活性層１６、ｐ−ＡｌＧａＡｓクラッド層１８、及びｐ−ＧａＡｓコンタクト層２０の積層構造を備えている。 - 特許庁

Some examples of such a semiconductor light emitting device can be formed by growing the n-type region, growing the p-type region and growing a light emitting layer arranged between the n-type region and the p-type region.例文帳に追加

こうした半導体発光デバイスの幾つかの例は、ｎ型領域を成長させ、ｐ型領域を成長させ、ｎ型領域とｐ型領域との間に配置された発光層を成長させることによって、形成することができる。 - 特許庁

An n-type source layer 10 shallowly formed by diffusion formation is arranged at the p-type base layer 4 so that the thyristor may not be latched-up, and a cathode electrode 11 is formed in such a manner that it contacts to the p-type drain layer 9 and the n-type source layer 10, simultaneously.例文帳に追加

ｐ型ベース層４には、サイリスタがラッチアップしないように浅く拡散形成されたｎ型ソース層１０が設けられ、カソード電極１１はｐ型ドレイン層９とｎ型ソース層１０に同時にコンタクトして形成される。 - 特許庁

In the p-type base layer 4, a shallow diffusion-formed n-type source layer 10 is provided to prevent the thyristor from latching up, and the p-type drain layer 9 and the n-type source layer 10 are simultaneously contacted to form a cathode electrode 11.例文帳に追加

ｐ型ベース層４には、サイリスタがラッチアップしないように浅く拡散形成されたｎ型ソース層１０が設けられ、カソード電極１１はｐ型ドレイン層９とｎ型ソース層１０に同時にコンタクトして形成される。 - 特許庁

A translucent electrode 22 that is a p-type side electrode is formed flat on the p-type GaN contact layer 20 to extend to the vicinity of the edge of the n-type GaN layer 16 and in a lateral direction to form an n-type side electrode 24.例文帳に追加

ｐ型ＧａＮコンタクト層２０上にはｐ型側電極である透光性電極２２を面状に形成し、ｎ型ＧａＮ層１６上の一端縁近傍かつ幅方向に延びてｎ型側電極２４を形成する。 - 特許庁

An electrode 15 electrically connected to the p-type region 7 and an electrode 19 electrically connected to the high-concentration n-type region 9 and the p-type region 11 are formed on the front side of the n-type semiconductor substrate 5.例文帳に追加

ｎ型半導体基板５の表面側には、ｐ型領域７に電気的に接続される電極１５と、高濃度ｎ型領域９及びｐ型領域１１に電気的に接続される電極１９とが形成されている。 - 特許庁

The solar cell includes a first electrode and a second electrode, and in between these electrodes, the organic thin film in which p-type or n-type mesoporous organic silica and an n-type or p-type material are subjected to bulk-heterojunction.例文帳に追加

第１の電極および第２の電極と、該電極間に、ｐ型またはｎ型のメソポーラス有機シリカとｎ型またはｐ型の材料とがバルクヘテロ接合している有機薄膜とを備えることを特徴とする太陽電池。 - 特許庁

A first electrode 2 for Schottky contact is connected with the N-type semiconductor region 5 and the P^+-type guard ring region 6, and a second electrode 3 is connected with the N^+-type semiconductor region 7 and the P^+-type semiconductor region 8.例文帳に追加

ショットキ接触用の第１の電極２がＮ型半導体領域５とＰ^＋型ガードリング領域６とに接続され、第２の電極３がＮ^＋型半導体領域７とＰ^＋型半導体領域８とに接続されている。 - 特許庁

While a flat band voltage for flattening both energy bands is applied between the n-type semiconductor layer and p-type semiconductor, the forbidden band of the n-type semiconductor layer and forbidden band of the p-type semiconductor layer are partially overlapped.例文帳に追加

ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。 - 特許庁

N-type semiconductor regions 3a and p-type semiconductor regions 3b are formed alternately in the width direction of a gate, on a part of the semiconductor layer 3 interposed between p-type well region 5 and the n-type drain region 4.例文帳に追加

半導体層３には、ｐ形ウェル領域５とｎ形ドレイン領域４との間に介在する部分にｎ形半導体領域３ａとｐ形半導体領域３ｂとがゲート幅方向において交互に形成される。 - 特許庁

To stably obtain an n-type or p-type boron-phosphide based semiconductor layer with precisely controlled carrier density by adding n-type or p-type impurities when the boron-phosphide based semiconductor layer is formed by a vapor-phase growing means.例文帳に追加

リン化硼素系半導体層を気相成長手段により成長する際、ｎ形またはｐ形不純物を添加して、精密に制御されたキャリア濃度のｎ形またはｐ形のリン化硼素系半導体層を安定して得る。 - 特許庁

The electrostatic atomizer includes: a substrate 10; a N-type pattern 3 formed on the surface of the substrate by using an N-type thermoelectric material; and a P-type pattern 4 formed on the surface of the substrate 10 by using a P-type thermoelectric material.例文帳に追加

静電霧化装置は、基板１０と、Ｎ型熱電材料を用いて基板の表面上に形成されたＮ型パターン３と、Ｐ型熱電材料を用いて基板１０の表面上に形成されたＰ型パターン４とを備える。 - 特許庁

This power unit amplifies supplied divided voltages Vd1 to Vd3 by a pair of an N type operational amplifier 231 equipped with an N type driving transistor at the output stage and a P type operational amplifier 232 equipped with a P type driving transistor at the output stage.例文帳に追加

供給された分圧電圧Ｖｄ１〜Ｖｄ３を、出力段にＮ型ドライブトランジスタを備えるＮ型オペアンプ２３１と出力段にＰ型ドライブトランジスタを備えるＰ型オペアンプ２３２との対応する対で増幅する。 - 特許庁

A first p type conductive are 4 and a hole-like conductive area 40 are formed in the first n type conductive area 2, and a second p type conductive area 30 is formed outside the first n type conductive area 2.例文帳に追加

また、第１Ｎ型導電領域２内に第１Ｐ型導電領域４と第１孔状導電領域４０を形成し、さらに第２Ｐ型導電領域３０を第１Ｎ型導電領域２の外側に形成する。 - 特許庁

A transistor is formed into a bevel structure which comprises an N+ type first collector region 2, an N- type second collector region 3, a P- type first base region 4, a P+ type second base region 5, and emitter region 6.例文帳に追加

Ｎ^＋形の第１のコレクタ領域２とＮ^−形の第２のコレクタ領域３とＰ^−形の第１のベース領域４とＰ^＋形の第２のベース領域５とエミッタ領域６とを有するトランジスタをベベル構造に形成する。 - 特許庁

In the 1st N-type conductive region 2, four 1st P-type conductive regions 4, 8, 9, and 10 are formed; and in the 2nd N-type conductive region 3, four 2nd P-type conductive regions 5, 11, 12 and 13 are formed symmetrically with respect to points.例文帳に追加

また、第１Ｎ型導電領域２内に４つの第１Ｐ型導電領域４，８，９，１０、第２Ｎ型導電領域３内にＰ型の４つの第２Ｐ型導電領域５，１１，１２，１３を点対称に形成する。 - 特許庁

First and second n-type semiconductor parts 203a and 203b are provided on the surface of the p-type semiconductor layer 202, while a p-type surface diffusion part 206 is provided between the first and second n-type semiconductors 203a and 203b.例文帳に追加

Ｐ型半導体層２０２の表面部分に、第１および第２Ｎ型半導体部２０３ａ，２０３ｂをすると共に、この第１および第２Ｎ型半導体部２０３ａ，２０３ｂの間に、Ｐ型表面拡散部２０６を備える。 - 特許庁

The width in the second direction perpendicular to the first direction of the P-type junction portion is narrower than the width in the second direction of the P-type contact portion, and the width in the second direction of the N-type junction portion is narrower than that of the N-type contact portion.例文帳に追加

Ｐ型接合部の第１方向に直交する第２方向の幅は、Ｐ型コンタクト部の第２方向の幅よりも狭く、Ｎ型接合部の第２方向の幅は、Ｎ型コンタクト部の第２方向の幅よりも狭い。 - 特許庁

In a P-type base region 2, an N+ type source region 3 is stretched from the main surface 1a to the perpendicular direction, and an N+ type drain region 4 is stretched so as to leave from the P-type base region 2, interposing a drift region 1c.例文帳に追加

また、ｐ型ベース領域２内において、主表面１ａから垂直方向にｎ^+型ソース領域３を延設し、ドリフト領域１ｃを挟んでｐ型ベース領域２から離間するようにｎ^+型ドレイン領域４を延設する。 - 特許庁

A group III nitride semiconductor light-emitting element has a structure in which an n-type contact layer 11, an ESD layer 12, an n-type cladding layer 13, a light-emitting layer 14, a p-type cladding layer 15, and a p-type contact layer 16 are stacked on a sapphire substrate 10.例文帳に追加

III 族窒化物半導体発光素子は、サファイア基板１０上に、ｎ型コンタクト層１１、ＥＳＤ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、ｐ型コンタクト層１６が積層された構造である。 - 特許庁

The impurity atom pairs are disposed on a region (channel region) between the p-type region 102 and the n-type region 103 in a direction (first direction) in which the p-type region 102 and the n-type region 103 are disposed facing each other.例文帳に追加

ここで、不純物原子対は、ｐ型領域１０２とｎ型領域１０３とが対向して配置されている方向（第１方向）で、ｐ型領域１０２とｎ型領域１０３とに挾まれた領域（チャネル領域）に配置される。 - 特許庁

The compound semiconductor device is provided with: a p-type GaN layer 2; an n-type GaN layer 3 formed on the p-type GaN layer 2 and depleted; and an undoped GaN layer 4 with thickness of ≥30 μm formed on the n-type GaN layer 3.例文帳に追加

ｐ型ＧａＮ層２と、ｐ型ＧａＮ層２上に形成され、空乏化されたｎ型ＧａＮ層３と、ｎ型ＧａＮ層３上に形成された厚さが３０μｍ以上のアンドープのＧａＮ層４と、が設けられている。 - 特許庁