「P- type」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

After the transparent conductive film 2, p-type layer 3, n-type layer 4 and metal electrode 5 are formed, these are irradiated with the microwave to selectively heat the p-type layer 3 in view of enhancing the crystal property thereof.例文帳に追加

透明導電膜２、ｐ層３、ｎ層４及び金属電極５を成膜した後、マイクロ波を照射してｐ層３を選択的に加熱し、その結晶性を高める。 - 特許庁

Since the p-type semiconductor 27 is also grown from the second exposed portions of the n-type semiconductor 22, formation of V-shaped grooves are prevented on the surface of the p-type semiconductor 27.例文帳に追加

また、ｎ型半導体２２の第２の露出部からもｐ型半導体２７が成長するので、ｐ型半導体２７の表面にＶ字状の溝が形成されるのを防ぐ。 - 特許庁

At least an active layer 106, a p-type first semiconductor layer 109, and p-type second semiconductor layers 110, 111 are provided sequentially on an n-type semiconductor substrate 101.例文帳に追加

ｎ型の半導体基板１０１上に順に活性層１０６、ｐ型の第一半導体層１０９およびｐ型の第二半導体層１１０，１１１を少なくとも備える。 - 特許庁

If electrons injected from an n-type clad layer are leaked from an active layer into a p-type clad layer, the electrons make the dopant in the p-type clad layer move and deteriorate the life to be limited.例文帳に追加

ｎ型クラッド層から注入された電子が活性層からｐ型クラッド層へと漏れることによって電子がｐ型クラッド層のドーパントを移動させ劣化させ寿命が制限される。 - 特許庁

A control part 33 of a P-type diffusion layer which controls a signal read voltage and an isolation part 32 of the P-type diffusion layer which is used for layer isolation are formed on the side parts of the N-type diffusion layer 4.例文帳に追加

このｎ型拡散層４の側方に、信号読み出し電圧を制御するｐ型拡散層の制御部３３と、層分離用のｐ型拡散層の分離部３２を形成する。 - 特許庁

A p-type well layer 14 is formed partially on the upper surface of an n^--type embedded layer 11 in an n^--layer 12 on a part enclosed by a p-type separation layer 13.例文帳に追加

ｐ型ウェル層１４は、ｐ型分離層１３によって取り囲まれた部分のｎ^-層１２内において、ｎ型埋め込み層１１の上面上に部分的に形成されている。 - 特許庁

An n-type well region 3 and a p-type well region 4 are formed on the surface of a p-type silicon substrate 1, and an element separation insulation film 2 separates between the well regions 3 and 4.例文帳に追加

ｐ型シリコン基板１の表面にｎ型ウェル領域３，ｐ型ウェル領域４を形成し、このウェル領域３，４間を素子分離絶縁膜２によって分離している。 - 特許庁

Between an NMOS14 and a PMOS15, in the upper surface of an n-type impurity region 28, a p+-type impurity region 33 is formed, in such a manner that it contacts a p-type well 29.例文帳に追加

ＮＭＯＳ１４とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｐ型ウェル２９に接するようにｐ^+型不純物領域３３が形成されている。 - 特許庁

If the n-type semiconductor substrate is defined as an emitter, the p-type impurity region is defined as a base and the n-type impurity region is defined as a collector, a DC current amplification factor hFE can be made into 100 or more.例文帳に追加

N型半導体基板；エミッタ、P型不純物領域；ベース、N型不純物領域；コレクタとする場合直流電流増幅率ｈFEを100以上とすることが可能となる。 - 特許庁

The groove-embedded gate electrode 3 is provided to a substrate equipped with a p-type well layer 2, a p-type channel doped layer 4, and n-type diffusion layers 5 serving as a source region and a drain region.例文帳に追加

ｐ型ウエル層２と、ｐ型チャネルドープ層４と、ソース領域およびドレイン領域となるｎ型拡散層５とを有する基板に溝埋め込み型のゲート電極３が設けられている。 - 特許庁

The n+-type drift region 18b includes a first region 18b1 that is located at the side of a p+-type body region 16a and a second region 18b2 that is located at the side of a p+-type body region 16b.例文帳に追加

ｎ^+型ドリフト領域１８ｂは、ｐ^+型ボディ領域１６ａ側に位置する第１領域１８ｂ１と、ｐ^+型ボディ領域１６ｂ側に位置する第２領域１８ｂ２と、を含む。 - 特許庁

Each light receiving element is provided with a semi-insulating semiconductor substrate 10, an n-type semiconductor layer 11, an i-type semiconductor layer 12 and a p-type semiconductor layer which are successively laminated on the surface of the substrate 10.例文帳に追加

各受光素子は、半絶縁性の半導体基板10と、この基板上に順次積層されたn型半導体層11、i型半導体層12およびp型半導体層を具えている。 - 特許庁

In an n-type first semiconductor region nw1 formed on a main surface of a p-type semiconductor substrate 1, a plurality of p-type second semiconductor regions pw1 are arranged in an array form.例文帳に追加

ｐ型の半導体基板１の主面に形成されたｎ型の第１半導体領域ｎｗ１内にはｐ型の複数の第２半導体領域ｐｗ１がアレイ配置されている。 - 特許庁

The semiconductor layer 11 includes an n-type semiconductor layer, an active layer thereupon, and a p-type semiconductor layer further thereupon, and the Ni ultrathin film 12 is formed in contact with the p-type semiconductor layer.例文帳に追加

半導体層１１はｎ型半導体層、その上の活性層およびその上のｐ型半導体層を含み、このｐ型半導体層に接してＮｉ超薄膜１２を形成する。 - 特許庁

An n-type buried layer 11 and an epitaxial layer 12, and a P-type semiconductor layer 13 are arranged on a surface of a P-type semiconductor substrate 10 constituting an IC chip 10A.例文帳に追加

ＩＣチップ１０Ａを構成するＰ型の半導体基板１０の表面には、Ｎ型の埋め込み層１１及びエピタキシャル層１２と、Ｐ型の半導体層１３が配置されている。 - 特許庁

Then an n-type electrode 17 is formed on an exposed part of the n-type conductive layer 14, and a p-type electrode 18 is formed on the p-electrode 16.例文帳に追加

そして、ｎ型導電層１４の露出した部分上にはｎ型電極１７が形成されるとともに、ｐ型電極１６上にはｐ型電極１８が形成されている。 - 特許庁

A p-type second semiconductor region 13 forming a p-n junction and an n-type first semiconductor region 14 are formed within an n-type silicon substrate 11.例文帳に追加

ｎ型のシリコン基板１１の内部にｐｎ接合を構成するｐ型の第２半導体領域１３と、高不純物密度でｎ型の第１半導体領域１４とが形成される。 - 特許庁

Groove parts 17 surrounding the p^++ type semiconductor regions 12 and deeper than the zener junction by the n^+ type epitaxial layer 8 and the p^++ type semiconductor region 12 are formed.例文帳に追加

また、平面でｐ^＋＋型半導体領域１２を取り囲み、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１２とによるツェナー接合よりも深い溝部１７を形成する。 - 特許庁

In the protective diode, the p-type semiconductor layers 3 are formed on an n-type semiconductor layer 2 formed on the substrate 1, and electrodes 8 are formed on the p-type semiconductor layers 3.例文帳に追加

保護ダイオードは、基板１上に形成されたｎ型半導体層２上にｐ型半導体層３が形成されており、そのｐ型半導体層３上に電極８が形成されている。 - 特許庁

In the nitride semiconductor laser element, an active layer 17 is put between an n-type cladding layer 15 comprising n- and p-type nitride semiconductors and a p-type cladding layer 26.例文帳に追加

本発明の窒化物半導体レーザ素子は、活性層１７をｎ型とｐ型の窒化物半導体からなるｎ型クラッド層１５とｐ型クラッド層２６で挟んだ構造を有している。 - 特許庁

A p-type diffusion layer 22 is formed in the surface 11b of the n-type substrate 11, which corresponds to a detector 31 between the p-type well region 15 and the reading gate 21.例文帳に追加

また、Ｐ型ウェル領域１５および読み出し用ゲート２１の相互間の検出部３１に対応する、Ｎ型基板１１の表面部１１ｂにはＰ型拡散層２２が形成されている。 - 特許庁

The SiC semiconductor device includes a p^+-type body layer 6 deeper than an n^+-type source region 4 and having a concentration higher than that of a p-type base region 3 at a position spaced at a predetermined distance from the side surface of a trench 7.例文帳に追加

トレンチ７の側面から所定距離離れた位置に、ｎ^+型ソース領域４よりも深く、かつ、ｐ型ベース領域３よりも高濃度となるｐ^+型ボデー層６を備える。 - 特許庁

On the ZnO film 3 an n-type GaN glad layer 4, a p-type GaN active layer 5 and a p-type GaN active layer 6 are provided and an SiO2 film 7 is formed on the top face thereof.例文帳に追加

ＺｎＯ膜３の上にｎ型ＧａＮクラッド層４、ｐ型ＧａＮ活性層５及びｐ型ＧａＮクラッド層６を設け、その上面にＳｉＯ_2膜７を形成する。 - 特許庁

A lower current route comprised of an N-type area 5, a P-type area 6 and an N-type area 7 is formed in the silicon substrate 2, and an upper current route comprised of an N-type area 8, a P-type part 9 and an N-type part 10 is formed in the silicon film 4.例文帳に追加

シリコン基板２には、Ｎ型領域５、Ｐ型領域６及びＮ型領域７からなる下側の電流経路を形成し、シリコン膜４には、Ｎ型部分８、Ｐ型部分９及びＮ型部分１０からなる上側の電流経路を形成する。 - 特許庁

An N+ type buried diffusion layer 103 and an N type epitaxial layer 102 are formed on a P type silicon substrate 101, and a P type diffusion layer 104 and an N+ type drain lead-out diffusion layer 106A in a surface region are formed in the N type epitaxial layer 102.例文帳に追加

Ｐ型シリコン基板１０１上にＮ＋埋め込み拡散層１０３およびＮ型エピタキシャル層１０２が形成され、Ｎ型エピタキシャル層１０２内には表面領域内のＰ型拡散層１０４とＮ＋ドレイン引き出し拡散層１０６Ａが形成されている。 - 特許庁

A gate electrode 7 is formed on the n-type drift region 2 and a second p-type partition region 3b with no p base region 8 among the p-type partition regions via the gate oxide film 6 and the insulating film 16.例文帳に追加

ゲート電極７は、ｎ型ドリフト領域２と、ｐ型仕切領域のうちのｐベース領域８が形成されていない第２ｐ型仕切領域３ｂと、の上に、ゲート酸化膜６と絶縁膜１６を介して設けられている。 - 特許庁

Then, a p-type GaN optical waveguide layer 24, a p-type AlGaN clad layer 26, and a p-type GaN contact layer 28, are grown successively on the active layer at a 1,000°C growth temperature.例文帳に追加

続いて、従来の方法と同様にして、ＭＯＣＶＤ法により、成長温度１０００℃で、活性層上に、ｐ型ＧａＮ光導波層２４、ｐ型ＡｌＧａＮクラッド層２６、及びｐ型ＧａＮコンタクト層２８を順次成長させる。 - 特許庁

The second p-type clad layer 16B is arranged on a contact layer 17 side in a relationship with the first p-type clad layer 16A, and mainly formed of the same material as a material mainly included in the first p-type clad layer 16A.例文帳に追加

第２ｐ型クラッド層１６Ｂは、第１ｐ型クラッド層１６Ａとの関係でコンタクト層１７側に設けられており、第１ｐ型クラッド層１６Ａに主に含まれる材料と同一の材料によって主に形成されている。 - 特許庁

To provide a composition for forming a p-type diffusion layer capable of forming the p-type diffusion layer while suppressing occurrence of warpage of a silicon substrate, and to provide a method of producing a p-type diffusion layer, and a method of manufacturing a solar cell element.例文帳に追加

シリコン基板の反りの発生を抑制しながら、ｐ型拡散層を形成することが可能なｐ型拡散層形成組成物、ｐ型拡散層の製造方法、及び太陽電池素子の製造方法を提供する。 - 特許庁

Furthermore, the semiconductor layer 30 is provided with first and second Si body areas 22 and 23 including high-density p-type impurity, an SiGe layer 24 including low-density p-type impurity, and an Si channel layer 25 including the low-density p-type impurity.例文帳に追加

また、高濃度のｐ型不純物を含む第１，第２Ｓｉボディ領域２２，２３と、低濃度のｐ型不純物を含むＳｉＧｅ層２４と、低濃度のｐ型不純物を含むＳｉチャネル層２５とが設けられている。 - 特許庁

A p-type impurity is doped in a first barrier layer nearer to the p-type semiconductor layer, among the first barrier layer and a second barrier layer included in the quantum well adjacent to the p-type semiconductor layer.例文帳に追加

そして、前記ｐ形半導体層に隣り合う前記量子井戸を構成する第１の障壁層および第２の障壁層のうちの前記ｐ形半導体層に近い前記第１の障壁層にｐ形不純物がドープされる。 - 特許庁

At least the concentration of silicon out of oxygen, carbon, and silicon in an interface between the p-type light guide layer 106 and the p-type contact layer 108 is 1/10 of the concentration of a dopant in the p-type light guide layer 106.例文帳に追加

ｐ型光ガイド層１０６とｐ型コンタクト層１０８との界面における酸素、炭素及びシリコンのうち少なくともシリコンの濃度は、ｐ型光ガイド層１０６におけるドーパント濃度の１０分の１以下である。 - 特許庁

An insulating layer 101 composed of a silicon oxide film is formed on the surface of a p--type semiconductor substrate 100 and a p-type semiconductor layer 102 composed of a p--type impurity layer is formed on the layer 101.例文帳に追加

ｐ^- 型の半導体基板１００の表面部にはシリコン酸化膜からなる絶縁層１０１が形成されており、該絶縁層１０１の上にはｐ^- 型の不純物層からなるｐ型半導体層１０２が形成されている。 - 特許庁

An integrated circuit 1 includes a substrate of P-type semiconductor, and a plurality of circuit formation elements where a P-type semiconductor part of P-type semiconductor is interposed between adjoining N wells, locally including the N well.例文帳に追加

さらに、集積回路１は、Ｐ型半導体から成る基板と、Ｎウェルを一部に有し、隣接するＮウェルの間にＰ型半導体から成るＰ型半導体部が介在されて構成されている複数の回路形成素子とを備える。 - 特許庁

A P-type transistor Tr31 is disposed in front of the P-type transistor Tr22 and is driven by the intermediate-voltage power source V_M and stops output of the intermediate-voltage electric power V_M to the source of the P-type transistor Tr22.例文帳に追加

Ｐ型トランジスタＴｒ３１は、Ｐ型トランジスタＴｒ２２の前段であって、中圧電源Ｖ_Mにより駆動し、フォトダイオードの駆動を停止させるとき、中圧電源Ｖ_MをＰ型トランジスタＴｒ２２のソースへの出力を停止する。 - 特許庁

A p-type ohmic electrode provided in contact with the front surface of a conductive boron phosphide semiconductor layer having p-type conductivity (p-type boron phosphide semiconductor layer) is composed of lanthanum-iron-antimony (La-Fe-Sb) alloy layer.例文帳に追加

ｐ形の伝導を呈する導電性のリン化硼素半導体層（ｐ形リン化硼素半導体層）の表面に接触させて設けるｐ形オーミック電極をランタン・鉄・アンチモン（Ｌａ・Ｆｅ・Ｓｂ）合金層から構成する。 - 特許庁

The noises generated at a noise generating source 201 pass sequentially through a grounding metallic electrode 202, a contact hole 208, a p-type diffusion region 209, and a parasitic resistor 210 on a p-type semiconductor substrate and reach a p-type diffusion region 206.例文帳に追加

ノイズ発生源２０１で発生したノイズは接地用メタル電極２０２、コンタクトホール２０８、Ｐ型拡散層領域２０９、Ｐ型半導体基板の寄生抵抗２１０を順に通過しＰ型拡散領域２０６に到達する。 - 特許庁

The boundary between the n-type well region NWR and the p-type well region PLD is arranged at a position closer to the first p-type impurity region PR than an end part of the gate electrode GE on the side close to the first p-type impurity region PR.例文帳に追加

上記ｎ型ウェル領域ＮＷＲとｐ型ウェル領域ＰＬＤとの境界部は、ゲート電極ＧＥの、第１のｐ型不純物領域ＰＲに近い側の端部よりも、第１のｐ型不純物領域ＰＲに近い位置に配置される。 - 特許庁

In the corresponding deep N+ type region 14, a P+ type base region 26 for absorbing the surge is formed along the deep N+ type region 14 on the opposite side to a P+ type base region 17, and a ground electrode 27 is formed on the corresponding P+ base region.例文帳に追加

当該ディープＮ＋型領域１４においてＰ＋型ベース領域１７とは反対側にディープＮ＋型領域１４に沿ってサージ吸収用のＰ＋型ベース領域２６が形成され、当該Ｐ＋型ベース領域上にグランド電極２７が形成されている。 - 特許庁

A p^++-type source region 40 much higher in impurity concentration than a p-type semiconductor substrate 10 is provided on the surface of the p-type semiconductor substrate 10 so as to bring, at least, a part of its side face into contact with an n^--type extended drain region 20.例文帳に追加

Ｐ型半導体基板１０の表層部に、Ｐ型半導体基板１０よりも十分に高い不純物濃度で形成されたＰ^++型ソース領域４０は、少なくともその側面の一部でＮ^-型延長ドレイン領域２０と接するように形成されている。 - 特許庁

Thereafter, the p-type GaN substrate 7 is turned into a thin film so as to be restrained from increasing in resistance and turned to a p-type GaN electrode forming region 8 (Figure 1 (d)), and a p-type electrode 11 and an n-type electrode 12 are formed using evaporation, lithography, and dry etching (Figure 1 (e)).例文帳に追加

その後、抵抗値を抑えるためにｐ型ＧａＮ基板７を薄膜化してｐ型ＧａＮ電極形成領域８とし（図１（ｄ））、ｐ型電極１１およびｎ型電極１２を、蒸着、リソグラフィ、ドライエッチングを用いて形成する（図１（ｅ））。 - 特許庁

In, for example, a high-breakdown-voltage P-type MOS transistor structure, a low-density P-type diffusion region 109 is formed on a low-density N-type diffusion region 108 to the right and the left of a gate G, and a high-density P-type diffusion region 106 is formed thereupon.例文帳に追加

例えば高耐圧Ｐ型ＭＯＳトランジスタ構造では、低濃度Ｎ型拡散領域１０８の上において、ゲートＧの右方及び左方に、低濃度Ｐ型拡散領域１０９が形成され、その上に高濃度Ｐ型拡散領域１０６が形成される。 - 特許庁

An anode electrode 14 is further formed on the P type semiconductor layer 12 so as to be connected to the P type semiconductor layer 12, and a mesa groove 26 is formed from the front surface of the P type semiconductor layer 12 deeper than the N- type semiconductor layer 11 so as to surround the anode electrode.例文帳に追加

Ｐ型半導体層１２上にはさらに、Ｐ型半導体層１２と接続するアノード電極１４を形成し、これを取り囲んで、Ｐ型半導体層１２の表面から、Ｎ−型半導体層１１より深くメサ溝２６を形成する。 - 特許庁

Then, the base region 48 of the Tr 38 is formed simultaneously with a p-type well 40, an emitter region 49 is formed simultaneously with n-type source and drain region 42, and a high concentration p-type base region 50 is formed simultaneously with the p-type source and drain region 43.例文帳に追加

このとき、Ｔｒ３５のベース領域４８はｐ型ウェル４０と同時に形成し、エミッタ領域４９はｎ型ソース・ドレイン領域４２と同時に形成し、高濃度ｐ型ベース領域５０はｐ型ソース・ドレイン領域４３と同時に形成する。 - 特許庁

A photovoltaic element 20 is composed by successively laminating an insulating board 21, a transparent electrode 22, an n-type semiconductor layer 23, a first p-type semiconductor layer 24, a second p-type semiconductor layer 25 (second p-type semiconductor layer), and a back electrode layer 26.例文帳に追加

光起電力素子２０は、絶縁性基板２１と、透明電極２２と、ｎ型半導体層２３と、第１のｐ型半導体層２４と、第２のｐ型半導体層２５（第２ｐ型半導体層）と、背面電極層２６とが順に積層されて構成されている。 - 特許庁