「arithmetic multiplication」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

MULTIPLICATION METHOD, PROCESSOR, AND ARITHMETIC UNIT例文帳に追加

乗算方法、処理装置および演算器 - 特許庁

DIFFERENTIAL MULTIPLICATION CIRCUIT AND SUM OF PRODUCTS ARITHMETIC CIRCUIT例文帳に追加

差動乗算回路及び積和演算回路 - 特許庁

the four basic functions of arithmetic, consisting of addition, subtraction, multiplication and division 例文帳に追加

足し算と引き算とかけ算と割り算 - EDR日英対訳辞書

MULTIPLICATION REMAINDER OPERATION METHOD AND ARITHMETIC UNIT例文帳に追加

乗算剰余演算方法及び演算装置 - 特許庁

To quickly execute a remainder arithmetic operation and a multiplication remainder arithmetic operation or the like.例文帳に追加

剰余演算、乗算剰余演算等を高速に実行する。 - 特許庁

α MULTIPLICATION CIRCUIT AND ARITHMETIC CIRCUIT OF GALOIS FIELD例文帳に追加

ガロア体のα乗算回路および演算回路 - 特許庁

Arithmetic multiplication, division and remainder (`%' is the remainder 例文帳に追加

代数的な乗算・除算・剰余演算を行う - JM

ARITHMETIC CIRCUIT AND ENCRYPTION CIRCUIT FOR MONTGOMERY MULTIPLICATION例文帳に追加

モンゴメリ乗算のための演算回路及び暗号回路 - 特許庁

four operations in arithmetic, that is, addition, subtraction, multiplication, and division 例文帳に追加

加減乗除という計算における4つの処理のこと - EDR日英対訳辞書

When an exponent is O-bit, the multiplication/remainder arithmetic operation is not carried out.例文帳に追加

ベキ指数のビットが０であれば、乗算剰余演算はない。 - 特許庁

Each of the signals after multiplication is filtered in a low-pass filter arithmetic unit 315, and squared in a square multiplication arithmetic unit 322.例文帳に追加

乗算後の各信号は、それぞれローパスフィルタ演算部３１５でフィルタリングされてから２乗算演算部３２２で２乗される。 - 特許庁

Three multiplication/remainder arithmetic circuits 1-3 are arranged for two power/remainder arithmetic operations.例文帳に追加

２つのベキ乗剰余演算に対して、３つの乗算剰余演算回路１〜３を設ける。 - 特許庁

To provide a fast arithmetic method which is adaptive to squaring calculation in Montgomery multiplication and an arithmetic circuit in which the arithmetic method can be realized.例文帳に追加

モンゴメリ乗算において、二乗算に対応した高速な演算方法、及びその演算方法を実現可能な演算回路を提供する。 - 特許庁

To provide a multiplier and the arithmetic method therefor which can speedily perform word multiplication and byte multiplication with simple circuit constitution.例文帳に追加

簡易な回路構成で、ワード乗算及びバイト乗算を迅速に行い得る乗算器及びその演算方法を提供する。 - 特許庁

The two power/ remainder arithmetic operations are divided into two to four processing of two quadratic residue arithmetic operations and zero to two multiplication/ remainder arithmetic operations for each digit of the exponents.例文帳に追加

２つのベキ乗剰余演算を、ベキ指数の各桁ごとに、２つの平方剰余演算と、０〜２つの乗算剰余演算の２〜４つの処理に分割する。 - 特許庁

To provide a multiplication circuit on an finite field enabling fast arithmetic processing by reducing the number of clocks to be required for arithmetic in multiplication on the finite field.例文帳に追加

有限体上の乗算において、演算に必要となるクロック数を減少させることにより、高速な演算処理を可能とする有限体上の乗算回路を提供する。 - 特許庁

To provide a multiplication circuit constituted not to lengthen an arithmetic processing time even if a bit size becomes large.例文帳に追加

ビットサイズが大きくなっても演算処理時間が長くならない乗算回路を提供する。 - 特許庁

The arithmetic logical unit 10 includes first computing elements 11 to 46 capable of selectively executing various arithmetic logical operations except multiplication and second computing elements 61 and 71 capable of executing multiplication independently.例文帳に追加

演算部１０は、は、乗算を除く複数種類の算術論理演算を選択的に実行可能な第１演算器１１〜４６と、乗算を単体で実行可能な第２演算器６１、７１とを備える。 - 特許庁

To develop a proper teaching tool for fostering a concept of number, since all concrete or abstract methods are required for absolutely mastering and completely memorizing a multiplication table for multiplication in the concept of number, in arithmetic education of children at an elementary school.例文帳に追加

小学校の児童の算数教育において、数の概念の掛け算に関し、九九は絶対にマスターして完全に覚えなければならない。 - 特許庁

At the time of performing multiplication, the third numeric Z is set so as to be 0, and the similar multiplication processing as the odd/event arithmetic units is performed by a numeric X and a numeric Y.例文帳に追加

乗算を行う場合には第３の置数Ｚを０とし、置数Ｘと置数Ｙとで奇偶乗算器と同様の乗算処理を行う。 - 特許庁

During the multiplication operation, X is shifted to left by the arithmetic shift sv and during the division operation, X is shifted to right by the arithmetic shift sv in a hardware circuit area (80).例文帳に追加

乗算時には、ハードウェア回路領域（８０）中で、Ｘをｓｖ桁左にシフトし、除算時には、Ｘをｓｖ桁右にシフトする。 - 特許庁

Then, the arithmetic part 26 multiplies the temporary value by the divisor by a multiplier, and substrates the multiplication result from the dividend.例文帳に追加

そして当該仮値と除数とを乗算器で乗算し、被除数から乗算結果を減算する。 - 特許庁

To provide an information processor for performing plural kinds of arithmetic operations such as multiplication, addition, and subtraction, and for improving the arithmetic speed.例文帳に追加

乗算、加算、減算などの複数種類の演算を行うことができるとともに、その演算速度を向上させた情報処理装置を提供する。 - 特許庁

An arithmetic part 15 performs calculation of (x-1)(-x+5) when performing setting as x=X/2^M, and an addition part 16 adds an arithmetic result of the multiplication part 12 and an arithmetic result with the arithmetic part 15, and outputs it as 10Log(X).例文帳に追加

演算部１５は、ｘ＝Ｘ／２^Mとした際、（ｘ−１）（−ｘ＋５）の演算を行い、加算部１６は、乗算部１２の演算結果と、演算部１５との演算結果とを加算して１０Ｌｏｇ（Ｘ）として出力する。 - 特許庁

Then an H2 multiplication section 35, an H4 multiplication section 36, an H8 multiplication section 37, and an H128 multiplication section 41 are placed in parallel with an input stage of an inverse element arithmetic section 33c and multiplying all data outputted from the multiplication sections obtains αi=(α-i)254.例文帳に追加

そして、それらの乗算を行うＨ^２乗算部３５，Ｈ^４乗算部３６，Ｈ^８乗算部３７，…，Ｈ^１２８乗算部４１を逆元演算部３３ｃの入力段に並列に配置し、それらの各乗算部より出力されるデータを全て乗じ合わせることでα^ｉ＝（α^−ｉ）^２５４を求める。 - 特許庁

Each processor element includes an arithmetic circuit for performing multiplication, combining and accumulating operations, and a register file.例文帳に追加

各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、およびレジスタ・ファイルを含む。 - 特許庁

To provide a residual arithmetic processor capable of processing residual arithmetic of a data which exceeds bit length which can be processed by a residual processing unit, by using the residual arithmetic unit based on Montgomery multiplication.例文帳に追加

モンゴメリ乗算に基づく剰余演算器を用い、剰余演算器が処理可能なビット長を超えるデータの剰余演算を処理することができる剰余演算処理装置を提供する。 - 特許庁

To provide an arithmetic unit capable of sufficiently utilizing the resources of the unit itself and quickly executing arithmetic processing as to an arithmetic unit capable of executing both of product sum processing and dual multiplication processing.例文帳に追加

積和演算処理と、デュアル乗算処理とを実行可能な演算装置において、装置資源の十分な活用を図り、かつ演算処理を迅速に行い得る演算装置を提供する。 - 特許庁

After each data is converted so that it may become a size which can be input into the residual arithmetic unit 115, the Montgomery multiplication of the residual arithmetic unit 115 is repeatedly executed.例文帳に追加

さらに、各データを剰余演算器１１５に入力できるサイズになるよう変換した後、繰り返し剰余演算器１１５のモンゴメリ乗算を実行する。 - 特許庁

To attain high speed arithmetic processing in processing for repeatedly multiplying the same value in multiplication on a finite field.例文帳に追加

有限体上の乗算において、同じ値を繰り返し乗算する処理において、高速な演算処理を可能とする。 - 特許庁

A first scalar multiplication arithmetic unit 151 obtains an elliptic scalar (K' mod r') multiplied point (k' mod r')×P of the point P.例文帳に追加

第一スカラ倍演算部１５１が、点Ｐの楕円スカラ（ｋ’ ｍｏｄ ｒ’）倍点（ｋ’ ｍｏｄ ｒ’）×Ｐを求める。 - 特許庁

This arithmetic circuit allows sequence of multiplication command and addition command to perform data-sensitive process at a high speed.例文帳に追加

この演算回路により乗算命令と加算命令の列に対して乗算—加算のデータ依存処理を高速で行えようになる。 - 特許庁

According to the number of bits of each digit of the exponents B1, B2, the two to four processing are sequentially allotted to the three multiplication/ remainder arithmetic circuits.例文帳に追加

ベキ指数Ｂ1，Ｂ2の各桁のビットに応じて、２〜４つの処理を順番に３つの乗算剰余演算回路に割り振る。 - 特許庁

To provide an integral multiplication unit which can perform arithmetic processing even by a CPU mounted on an IC card by making less the total count of operation for integral multiplication of points on an elliptic curve.例文帳に追加

楕円曲線上の点の整数倍算を求める時の演算の総計数を更に減らして、ＩＣカードに搭載されたＣＰＵでも演算処理可能な整数倍算装置を提供する。 - 特許庁

The CI codes reduce a complicate multiplication, or simplify a transform arithmetic operation such as a Fourier transform by removing the CI codes.例文帳に追加

ＣＩ符号は、複雑な乗算を減少させる、またはこれをなくすことによって、フーリエ変換などの変換演算を単純化する。 - 特許庁

To provide an arithmetic processing circuit constitution executing Montgomery multiplication, remainder adding, etc., at high speed and reducing the power consumption.例文帳に追加

モンゴメリ乗算処理、剰余加算処理等を高速に実行し、低消費電力化を実現する演算処理回路構成を提供する。 - 特許庁

Thus, the multiplication necessitating the long arithmetic bit length can be minimized, and the filter arithmetic time can be shortened.例文帳に追加

ディジタルフィルタ演算が１次のフィルタを並列接続した２次フィルタを備え、前記２次フィルタは、フィルタ演算に必要な乗算の中で、一つの乗算が他の乗算よりも長い演算ビット長を有する構成とする。 - 特許庁

This arithmetic unit is provided with a multiplier 31a for performing multiplication in which one of two input values is a constant value of point number smaller than 1.例文帳に追加

２つの入力値のうちの一方が１より小さい小数点数の定数値である乗算を行う乗算器３１ａが設けられる。 - 特許庁

A multiplier 12 multiplies input data by the coefficient data stored in the ROM 13 for multiplication coefficients, and performs an n-bit arithmetic operation.例文帳に追加

乗算器１２は、乗算係数用ＲＯＭ１３に記憶された前記係数データを入力データに乗算し、ｎビットの演算を行う。 - 特許庁

A second scalar multiplication arithmetic unit 152 obtains an elliptic scalar [k'/r']α multiplied point [k'/r']α×S of a point S with [_] as a floor function outputting an integral portion of "_".例文帳に追加

第二スカラ倍演算部１５２が、［・］を・の整数部分を出力する床関数として、点Ｓの楕円スカラ［ｋ’／ｒ’］α倍点［ｋ’／ｒ’］α×Ｓを求める。 - 特許庁

A result of each of the square multiplication is added in an addition unit 323, and a square root thereof is obtained in a square root arithmetic unit 324, and thereafter, gain offset correction is performed.例文帳に追加

そして、各２乗算結果は和算部３２３で加え合わされ、平方根演算部３２４で平方根演算された後にゲインオフセット補正が行われる。 - 特許庁

An arithmetic circuit 20 multiplies he ratio R of storage time by image data D1 and generates smear data S0 by subtracting image data D2 from the result of multiplication R.D1.例文帳に追加

演算回路２０は、画像データＤ1に蓄積時間の比Ｒを乗算し、乗算結果Ｒ・Ｄ1から画像データＤ2を減算してスミアデータＳ0を生成する。 - 特許庁

To provide a waveform creating apparatus capable of performing interpolation processing at high speed by convolution arithmetic in a simple circuit, without requiring a high price multiplication circuit.例文帳に追加

高価な乗算回路を必要とせずに、簡単な回路で畳み込み演算による補間処理を高速に行える波形生成装置を提供する。 - 特許庁

The processing part has an algebra arithmetic part which executes operation between identifiers using the product operator as a multiplication operator and the sum operator as an addition operator.例文帳に追加

そして、処理部は、積演算子を乗算演算子とし、和演算子を加算演算子とし、識別子間の演算を実行する代数演算部を有する。 - 特許庁

Accordingly, no new computation is required for the quotient of preceding computation necessary to the succeeding computation to be recursively carried out, compared to an arithmetic algorithm in which computation in the preceding modular multiplication demands only a remainder of w-bit modular multiplication.例文帳に追加

これにより、先の剰余乗算の演算処理がｗビットの剰余乗算の剰余だけを求める演算アルゴリズムに比べ、再帰的に行われる後の演算に必要な前の演算処理の商を新たに演算することを要しない。 - 特許庁