「basic circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The superposing circuit 20 inputs the outputs from the basic circuits 10a and 10b and outputs the superposition of these inputs.例文帳に追加

重合わせ回路２０は、基本回路１０ａ，１０ｂからの出力を入力し、これらの重ね合わせを出力する。 - 特許庁

Namely, output terminals A to D of the basic unit 52a of a first stage are connected to an input terminal IN of the basic unit 52b of a second stage through series circuits of sample-and-hold circuits 53a to 53d and switches SW53a to SD53d.例文帳に追加

すなわち、１段目の基本ユニット５２ａの出力端子Ａ〜Ｄはそれぞれサンプルホールド回路５３ａ〜５３ｄとスイッチＳＷ５３ａ〜５３ｄとの直列回路を介して２段目の基本ユニット５２ｂの入力端子ＩＮに接続されている。 - 特許庁

These constant multipliers 22a to 22c are constituted of basic logical circuits such as AND circuits and can be simply realized by changeably setting up their connection states.例文帳に追加

定数乗算器２２ａ，２２ｂ，２２ｃは、ＡＮＤ回路などの基本論理回路によって構成するとともに、その接続状態を変更可能としておくことで、簡易に実現できる。 - 特許庁

The interpolation circuit 1 is provided with basic circuits 10a and 10b, a superposing circuit 20, an inputting terminal 30 and an outputting terminal 40.例文帳に追加

補間回路１は、基本回路１０ａ，１０ｂ、重合わせ回路２０、入力端子３０、および出力端子４０を備えている。 - 特許庁

The characteristic identification number constitution circuit 1000 contains a plurality of basic circuits 100a-100d which output a signal of one bit.例文帳に追加

固有識別番号構成回路１０００は、各々が１ビットの信号を出力する複数の基本回路１００ａ〜１００ｄを含む。 - 特許庁

The replica circuit 200 has circuits equivalent to the basic circuit 100, and extracts the positive-side or negative-side signal of the differential output signal from the circuits supplied with the same differential input signal.例文帳に追加

レプリカ回路２００は、基本回路１００と等価な回路を有し、同一の差動入力信号を与えられた各々より、差動出力信号の正側または負側の信号を取り出す構成を有する。 - 特許庁

In transmission circuits 21-1 to 21-n corresponding to a plurality of channels respectively, a waveform data output part 21a outputs waveform data indicating a basic signal having a same waveform in either of the transmission circuits 21-1 to 21-n.例文帳に追加

複数のチャネルのそれぞれに対応する送信回路21-1〜21-nにおいて、波形データ出力部２１ａは、いずれの送信回路21-1〜21-nでも同一の波形の基本信号を示した波形データを出力する。 - 特許庁

A single channel circuit is modified with addition of a small number of circuits in this way to provide the basic functions simultaneously to N-sets of communication channels at maximum.例文帳に追加

このようにして、最高Ｎ個の通信チャネルに同時に基本機能を提供できるように、わずかな追加の回路で単チャネル回路を変更する。 - 特許庁

Pulse generating circuits 1-4 generate pulse signals of predetermined frequencies, and band-pass filters 11-14 extract signals of basic wave components of the pulse signals.例文帳に追加

パルス発生回路１〜４は、所定の周波数のパルス信号を発生し、バンドパスフィルタ１１〜１４は、その各パルス信号の基本波成分の信号を抽出する。 - 特許庁

Between a drain of the PMOS transistor MP6 and a VSS power supply line 2m, there are connected a basic current generation circuit 12 and selective current generation circuits 14-17 selectively connected in parallel to the basic current generation circuit 12.例文帳に追加

ＰＭＯＳトランジスタＭＰ６のドレインとＶＳＳ電源線２との間に、基本電流生成回路１２と、選択により基本電流生成回路１２に並列接続される選択電流生成回路１４〜１７とを接続する。 - 特許庁

To provide a jitter removing/shaping circuit for removing jitter at the time of operating the electronic circuits of plural units with the same high frequency basic clock, and for reproducing the basic clock and a synchronous electronic circuit system using the jitter removing/shaping circuit.例文帳に追加

同一の高周波基本クロックで多数のユニットの電子回路を動作させるときのジッターを除去して基本クロックを再生するジッタ除去整形回路およびこのジッター除去回路を用いた同期式電子回路システム。 - 特許庁

Resonance frequencies of the first parallel resonators 11, 13, 15, 17 of the basic element circuits 10p, 10q, 10r, 10s are different from the resonance frequencies of the second parallel resonators 12, 14, 16, 18.例文帳に追加

基本素子回路１０ｐ，１０ｑ，１０ｒ，１０ｓの第１の並列共振子１１，１３，１５，１７の共振周波数と第２の並列共振子１２，１４，１６，１８の共振周波数とが異なる。 - 特許庁

Exclusive OR circuits 17, 18 receives the 1/8 frequency-dividing signal EN1 or the 1/4 frequency dividing signal EN2, while receives the basic pattern rawD1.例文帳に追加

排他的論理和回路１７、１８は、各々、前記８分周信号ＥＮ１又は４分周信号ＥＮ２を受けると共に、前記基本パターンｒａｗＤＩを受ける。 - 特許庁

A clock distributor 12 respectively distributes four clocks CLK0, CLK90, CLK180 and CLK270 of different phases of 0°, 90°, 180° and 270° from the basic clock to pulse output circuits 13, 14, 15 and 16.例文帳に追加

クロック分配器１２は、基本クロックから０°，９０°，１８０°，２７０°の位相が異なる四つのクロックＣＬＫ０，ＣＬＫ９０，ＣＬＫ１８０，ＣＬＫ２７０をパルス出力回路１３，１４，１５，１６にそれぞれ分配する。 - 特許庁

K pieces of clock phase difference generation circuits 16-18 shift the phase of basic clock signal ADCK1 by different predetermined values and supply them to an A/D converter as a clock signal ADCK2.例文帳に追加

ｋ個のクロック位相差発生回路１６〜１８は、基本クロック信号ADCK1の位相を異なる所定値だけシフトしてクロック信号ADCK2としてＡ/Ｄコンバータに供給する。 - 特許庁

In three frequency dividing delay circuits, the time of the basic clock period is deviated and the pulse producing operation is carried out by start signals (S1, S2 and S3) of a start control circuit 6.例文帳に追加

３つの分周遅延回路は、スタート制御回路６のスタート信号（Ｓ１，Ｓ２，Ｓ３）により、基本クロック周期の時間がずれてパルス生成動作を行う。 - 特許庁

A data signal (datai) and selection signal (selecti) are input to each of basic unit circuits 2 which constitute a multiplicity-to-one multiplexer, and each of output terminals is connected to common connecting wiring 1.例文帳に追加

多対１マルチプレクサを構成する複数の基本ユニット回路２にそれぞれデータ信号dataiと選択信号selectiとが入力され、各出力端子が共通接続配線１に接続される。 - 特許庁

To configure various circuits in a small number of basic circuit configurations by making it possible to control a wiring structure between arithmetic processing blocks and a signal processing function including modulation of the arithmetic processing blocks.例文帳に追加

演算処理ブロック間の配線構造及び演算処理ブロックの変調を含む信号処理機能を制御可能とし、少数の基本回路構成で多様な回路を構成可能にする。 - 特許庁

Diodes having desired basic characteristics are selected for a plurality of respective diodes, and desired bias voltages are selected for bias circuits corresponding to the plurality of respective diodes.例文帳に追加

複数のダイオードのそれぞれについて、所望の基本特性を有するダイオードを選択し、かつ、複数のダイオードのそれぞれに対応するバイアス回路について、所望のバイアス電圧を選択する。 - 特許庁

A center device supplies electric power to power supply circuits 12 of a plurality of terminal devices 2 through a transmission line, and thereby, current corresponding to basic current flows from the center device to the transmission line.例文帳に追加

センタ装置が伝送線を介して複数台の端末器２の電源回路１２に電力を供給することにより、センタ装置から伝送線には基本電流となる電流が流れる。 - 特許庁

To provide a three-valued logic function circuit remarkably reducing the sorts of basic circuits required for realizing all two-variable three-valued logic function circuits in which 3^3^2=19683 sorts exist and also remarkably reducing the asymmetry of switching time.例文帳に追加

３^３＾２＝１９６８３種類存在する全ての二変数三値論理関数回路を実現するために必要となる基本回路の種類を著しく削減するとともに、スイッチング時間の非対称性も著しく小さくすることができる三値論理関数回路を提供する。 - 特許庁

In the multiple optical axis photoelectric switch 1, basic units of a projector 10 and a photodetctor 20 have power supply circuits 57, 85, respectively, and extension units 40B, 40C, 60B, 60C are provided, respectively, with power supply lines 58, 59, 88, 89 connected with the power supply circuits 57, 85.例文帳に追加

多光軸光電スイッチ１において、投光器１０及び受光器２０のそれぞれの基本ユニットは、電源回路５７，８５を有しており、増設ユニット４０Ｂ，４０Ｃ，６０Ｂ，６０Ｃには、電源回路５７，８５に接続される電力供給ライン５８，５９，８８，８９がそれぞれ設けられている。 - 特許庁

The delay time of two delay circuits is dependently decided by the central frequency adjusting circuit regarding the circuit constituted of two delay circuits 10A, 10B and an addition circuit 10C as a basic cell, at the same time, respective output amplitudes are controlled at a fixed value.例文帳に追加

２つの遅延回路１０Ａ，１０Ｂと加算回路１０Ｃから構成される回路を基本セルとし、２つの遅延回路１０Ａ，１０Ｂの遅延時間は中心周波数調整回路によってそれぞれ独立して決められ、同時にそれぞれの出力振幅は一定の値に制御される。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The electrodes are formed on the upper and lower sides of a dielectric plate, and further, for example a plurality of four-aperture four-sided basic patterns are arranged thereon, and the strip-like conductor of a two- aperture circuit is determined so that adjacent two-aperture circuits of each basic pattern should exhibit band-stop filter characteristics.例文帳に追加

誘電体板の上下面に電極を形成するとともに、例えば４開口で四角形状の基本パターンを複数個配置し、各基本パターンの隣接２開口回路が帯域阻止フィルタ特性を示すように、その２開口回路のストリップ状導体を定める。 - 特許庁

In a binarization part 34 binarizing reproduced RF signal using a slice level, offset circuits 34e and 34f and comparators 34i and 34j are provided separately from a basic comparator 34c and an LPF 34d.例文帳に追加

スライスレベルを用いて再生ＲＦ信号を２値化する２値化部３４において、基本の比較器３４ｃ及びＬＰＦ３４ｄの他に、オフセット回路３４ｅ、３４ｆ及び比較器３４ｉ、３４ｊを設ける。 - 特許庁

To obtain an integrated programmable logic cell which realizes a programmable logic means, a programmable connecting means, and a memory means and has a simple constitution by arranging basic circuits in the form of a two-dimensional array.例文帳に追加

プログラマブル論理手段として機能するセルの入出力を確保するために必要となる、プログラマブル結線手段として機能するセルの必要量を、セルの回路量増加を抑えたままで削減する。 - 特許庁

The phase comparison circuits 31, 32 calculate phase differences ΔϕA-B, ΔϕC-D of the photo-electric conversion signals of the photo-electric conversion element and also calculates the basic tracking error signal TE0 by adding these phase differences with an adding circuit 34.例文帳に追加

位相比較回路31、32で光電変換素子の光電変換信号同士の位相差Δφ_A-B 、Δφ_C-D を算出し、加算回路34でこれらを加算して基本トラッキングエラー信号TE_0 を算出する。 - 特許庁

To provide a ternary logic function circuit whereby types of basic circuits for achieving all two variable ternary logic function circuits of 3^3^2=19683 types can remarkably be reduced, the asymmetry of switching times can considerably be decreased, the operating speed of the logic function circuits is improved, and the symmetry of the waveform can be enhanced.例文帳に追加

３^３＾２＝１９６８３種類存在する全ての二変数三値論理関数回路を実現するために必要となる基本回路の種類を著しく削減するとともに、スイッチング時間の非対称性も著しく小さくすることができ、且つ、論理関数回路の動作速度の向上及び波形の対称性の向上を図ることができる三値論理関数回路を提供する。 - 特許庁

According to the switching state of the first and second power switching circuits, a power source VCC terminal and a power source VSS terminal of the signal processing circuits are connected to the output terminal of the midpoint potential generation circuits, and a vertical circuit where current supplied from the basic voltage source and driving one signal processing circuit again drives another signal processing circuit and flows is composed.例文帳に追加

第１及び第２電源切換回路の切換状態に応じて、各中間電位発生回路の出力端子に、複数の信号処理回路の電源ＶＣＣ端子および電源ＶＳＳ端子が接続され、基本電圧源から供給されて１つの信号処理回路を駆動した電流が他の信号処理回路を再び駆動して流れる縦積み回路が構成される。 - 特許庁

In this module connection system, a repeat pulse signal is sent to the extended modules from a basic module, and the repeat pulse signal divided by divider circuits each equipped in the extended module is output to the basic module as division information and is set as a decision criterion of the number of the extended modules.例文帳に追加

本発明のモジュール連接システムは、基本モジュールから増設モジュールへ繰り返しパルス信号を送り、増設モジュールに備えられた分周回路によって分周された繰り返しパルス信号を、分周情報として基本モジュールへ出力し、増設モジュールの数の判定基準とする構成とした。 - 特許庁

To provide a module connection system wherein circuits related to transmission/reception of data of an expansion module have the same structure, the connection number of the expansion module is not limited, and data can be transmitted and received between a basic module and the expansion module; a basic module; and an expansion module.例文帳に追加

本発明は、増設モジュールのデータの送受信に関する回路は、全て同じ構成であり、増設モジュールの連接数に制限はなく、また、基本モジュールと増設モジュールとの間でデータの送信及び受信をすることができるモジュール連接システム、基本モジュール及び増設モジュールを提供することを目的とする。 - 特許庁

The receiving antenna/detection part 9 is arranged with a plurality of basic unit receiving circuits 11 and further, each basic unit receiving circuit 11 is composed of a plane print antenna 12 such as a patch antenna, an amplifier circuit 13 generated into fine plane circuit by MMIC technology and a mixer circuit 14 to be functioned as a square unit.例文帳に追加

受信アンテナ＆検波部９には複数の基本単位受信回路11が配置されており、さらに基本単位受信回路11はパッチアンテナなどの平面プリントアンテナ12とMMIC技術によって微小平面回路に生成されるアンプ回路13および２乗器として機能するミキサ回路14から構成されている。 - 特許庁

As a result, operating speed of each of the basic logic cell circuits and consumption power are appropriately determined by setting operation mode, and the logic device can be realized wherein both high speed and low consumption power are established simultaneously.例文帳に追加

これにより、個々の基本論理セル回路の動作速度と消費電力の動作モードの設定により適切に決定して、高速性と低消費電力性を同時に両立させた論理装置を実現できる。 - 特許庁

The A/D conversion circuit 51 is an 8-bit A/D conversion circuit having pipeline connection constitution, and basic units 52a to 52d are connected in four stages in series via sample-and-hold circuits 53a to 53d and switches SW53a to SW53d.例文帳に追加

Ａ／Ｄ変換回路５１は、パイプライン接続構成の８ビットＡ／Ｄ変換回路であり、基本ユニット５２ａ〜５２ｄが直列に４段、サンプルホールド回路５３ａ〜５３ｄ及びスイッチＳＷ５３ａ〜５３ｄを介して接続されている。 - 特許庁

Low cut-off filters 18, 18' for eliminating basic wave components are connected to the output of phase delay adding circuits 14, 14' respectively provided at a plurality of signal processing systems to adjust and add the phases of a plurality of input signals.例文帳に追加

複数の信号処理系のそれぞれに設けられ、複数の受信信号の位相を調整し加算する位相遅延加算回路１４、１４’の出力に、基本波成分を除去するローカットフィルタ１８、１８’を接続する。 - 特許庁

A series resonance section (La, Ca) and a parallel resonance section (Lc, Lb, Cb) forming resonance circuits, respectively, for object harmonic frequencies while sustaining the matching conditions for the basic wave are provided in a harmonic processing circuit (20).例文帳に追加

高調波処理回路（２０）において、基本波に対する整合条件を維持しつつ、対象高調波周波数に対する共振回路をそれぞれ形成する直列共振部（Ｌａ，Ｃａ）および並列共振部（Ｌｃ，Ｌｂ，Ｃｂ）を設ける。 - 特許庁

Also, between the basic circuits comprising the two sets of CMOS inverters, the off-leakage currents of the inverters are made unsymmetrical to cut down the leakage current of the SRAM device which is generated in its waiting time, while securing the large cell-current of one of the two sets of CMOS inverters.例文帳に追加

また、２組のＣＭＯＳインバータからなる基本回路間でインバータのオフリーク電流の大きさを非対称にすることにより、一方の組で大きいセル電流を確保しつつ、当該ＳＲＡＭにおける待機時のリーク電流を削減する。 - 特許庁

Concerning the programmable digital arithmetic IC, the respective input and output terminals of an element circuit required for selectively constituting plural kinds of digital arithmetic basic circuits having mutually different arithmetic functions are interconnected through the matrix switch and the respective switching elements of this matrix switch are selectively turned on/off so that any digital arithmetic basic circuit can be selectively constituted as well.例文帳に追加

プログラマブル・ディジタル演算ＩＣにおいて、互いに異なる演算機能をもつ複数種類のディジタル演算基本回路を選択的に構成するために必要な要素回路の各入・出力端をマトリックス・スイッチを介して相互に接続し、このマトリックス・スイッチの各スイッチング素子を選択的にＯＮ・ＯＦＦして必要とする前記のいずれのディジタル演算基本回路をも選択的に構成する。 - 特許庁

The number of selective current generation circuits connected in parallel to the basic current generation circuit 12 is controlled, thereby varying the dynamic range and the inclination of a current I3 flowing to the NMOS transistor MP6 and a current I4 flowing to the PMOS transistor MP7.例文帳に追加

基本電流生成回路１２に並列接続させる選択電流生成回路の数を制御することにより、ＮＭＯＳトランジスタＭＰ６に流れる電流Ｉ３及びＰＭＯＳトランジスタＭＰ７に流れる電流Ｉ４のダイナミックレンジ及びその傾きを変化させる。 - 特許庁

Also, between the basic circuits comprising the two sets of CMOS inverters, the off-leakage currents of the inverters are made unsymmetrical to cut down the leakage current of the SRAM device which is generated in its waiting time, while securing the large cell-current of one of the two sets of CMOS inverters.例文帳に追加

また、２組のＣＭＯＳインバータからなる基本回路間でインバータののオフリーク電流の大きさを非対称にすることにより、一方の組で大きいセル電流を確保しつつ、当該ＳＲＡＭにおける待機時のリーク電流を削減することができる。 - 特許庁

And data is converted to serial data by parallel-serial conversion circuits P-Se and P-So and successively outputted synchronizing with rise and fall of a basic clock CLK by a multiplexer MUX, and applied to a NMOS transistor NTR of an open drain output circuit.例文帳に追加

そして、パラレル−シリアル変換回路Ｐ−Ｓｅ及びＰ−Ｓｏでシリアルデータに変換してマルチプレクサＭＵＸで基本クロックＣＬＫの立上りと立下りに同期して順次出力し、オープンドレイン出力回路のＮＭＯＳトランジスタＮＴＲに印加する。 - 特許庁

Output of the basic pattern generator G_0 and output of the k-pieces of preferential pattern generators G_k are connected to signal inputs of corresponding selector circuits T_k, respectively, and output of the preferential pattern selection conditions S_k is connected to an on/off control input of each selector circuit T_k.例文帳に追加

基本パターン発生器（Ｇ_0）の出力およびｋ個の優先パターン発生器（Ｇ_k）の出力は、それぞれ対応するセレクタ回路Ｔ_kの信号入力に接続され、優先パターン選択条件（Ｓ_k）の出力は、各セレクタ回路Ｔ_kのＯＮ／ＯＦＦの制御入力と接続される。 - 特許庁

The libraries (basic units to make certain determined action) used in logic circuits put in compliance with a partial simultaneous exposure range (the exposure range previously determined by an electron beam lithography system) are put into this range by one each, by which the libraries or stencil masks optimum for the partial simultaneous method may be constituted.例文帳に追加

部分一括露光範囲（電子線描画装置によりあらかじめ決まっている露光範囲）に合わせて、ロジック回路で使用されるライブラリ（ある決まった動作をする基本単位）をこの範囲の中に１つずつ入れ込むことにより、部分一括法に最適なライブラリおよびステンシルマスクが構成できる。 - 特許庁

The semiconductor equipment operates so that a bus interface converts the data received from the device driver via the bus to the predetermined format packet and a packet interpreter writes the packet converted into an internal register after the packet converted is converted to the data that matches the internal register of basic circuits.例文帳に追加

また、半導体装置は、バスインタフェースにより、デバイスドライバからバスを介して受信したデータを所定フォーマットのパケットに変換し、パケットインタプリタにより、変換後のパケットを基本回路の内部レジスタに適合するデータに変換して内部レジスタへ書き込むように動作する。 - 特許庁