1153万例文収録!

「bit sampling」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > bit samplingに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

bit samplingの部分一致の例文一覧と使い方

該当件数 : 171



例文

The original data are sampled at prescribed timing, sampling data obtained at each point of time are enciphered as a signal showing one-bit of 1 or 0, and by doing that, enciphered data that are prevented from being decoded or altered are obtained even when the information with a small number of changes are enciphered.例文帳に追加

元データを所定タイミングでサンプリングし、各時点において得られるサンプリングデータを1、または0の1ビットを示す信号として暗号化することで、変化の少ない情報を暗号化した時にも、解読あるいは改竄不能な暗号データを得る。 - 特許庁

Light returning from the ray path 1 is received by a light receiver 17 and output signals therefrom are sampled by an A/D converter 18 at a sampling period equal to a fraction of the bit period of the code sequence before being converted into light receiving data Da-Dd.例文帳に追加

光線路1から戻ってくる光は受光器17で受光され、その出力信号が、A/D変換器18によって前記符号列のビット周期の複数分の1のサンプリング周期でサンプリングされて受光データDa〜Ddに変換される。 - 特許庁

The interpolation processing section 2 comprises: a plurality of multipliers 42 for multiplying the sample value of the waveform at each sampling time, by a predetermined function; an adder 43 for adding each output of the multipliers 42; and a one-bit ΔΣ modulator 41 which is provided in a preceding stage of each multiplier 42.例文帳に追加

補間処理部2は、各サンプリング時刻での波形のサンプル値と所定の関数との積を演算する複数の乗算器42と、各乗算器42の出力を加算する加算器43と、各乗算器42の前段にそれぞれ設けられた1ビットΔΣ変調器41とを備えている。 - 特許庁

To provide a digital filter removing the specific frequency by filtering conversion data digitized by an A/D (Analog/Digital) converter on a sampling time basis, and allowing the acquisition of highly accurate data with a simple configuration by inhibiting a change in the lower rank bit of the digital data without being aware of hysteresis.例文帳に追加

サンプリング時間毎にA/D変換器によりディジタル化された変換データを濾波し、特定の周波数を取り除くディジタルフィルタにおいて、ヒステリシスを意識することなくディジタルデータの下位ビットの変化を抑制し、簡単な構成で精度の高いデータを得ることができるディジタルフィルタを提供する。 - 特許庁

例文

To provide a serial signal receiving circuit wherein an offset is determined from the pulse width of the start bit of its reception signal, and the timing of the sampling pulses are shifted respectively by the time corresponding to the offset value to enable its reception signal to be taken properly in it.例文帳に追加

本発明は、シリアル信号を受信する直列信号受信回路に関し、受信信号のスタートビットのパルス幅からオフセット値を求め、オフセット値に相当する時間、タイミングをずらしたサンプリングパルスで正しく受信信号を取り込むことのできる直列信号受信回路を提供することを目的とする。 - 特許庁


例文

Then a data input part 2 after filtering only a signal of the α-wave band at a time-series signal preprocessing part having an amplifying circuit having a cutoff frequency of 24 kHz digitizes an analog signal into a 16-bit digital signal at a sampling frequency of 12 kHz and inputs the signal to a data holding part 3.例文帳に追加

次に、データ入力部2において、24kHzに遮断周波数を持つ増幅回路を有する時系列信号前処理部において、このアナログ信号をα波帯域の信号のみを濾波した後に、12kHzのサンプリング周波数で16ビットのデジタル化を施し、データ保持部3へ入力を行う。 - 特許庁

The zero crossing position information and reference information of a reproduced digital signal 6 obtained by A/D conversion by the over sampling clock 12 are converted into information synchronized with a channel bit clock 14 by an operation period conversion means 9 and the converted information is supplied to a PRML signal processing means 17 and a level discriminating binarizing means 18.例文帳に追加

また、このオーバーサンプリングクロック12によりA/D変換した再生デジタル信号6のゼロクロス位置情報と基準情報とを、動作周期変換手段9によりチャネルビットクロック14に同期したものに変換し、PRML信号処理手段17とレベル判別2値化手段18とに供給する。 - 特許庁

A first ADC 24_1 samples and holds Vref as a reference potential and samples and holds PGA pixel information as a signal potential, and according to i-column pixel information which is a difference signal thereof, generating a high-order bit in a digital value to start sampling of (i+1)-column pixel information.例文帳に追加

第1ADC24_1は、Vrefを参照電位としてサンプリングして保持するとともに、PGA画素情報を信号電位としてサンプリングして保持し、これらの差分信号であるi行の画素情報に応じてデジタル値の中の上位ビットを生成すると、(i+1)行の画素情報のサンプリングを開始する。 - 特許庁

The status quantity of traffic information changing along a road is sampled (a) with equal intervals in the distance direction of the road, and provision data for reporting a data column (b) of sampling data are generated, and the provision data are bit plane-decomposed in a state (c) that a portion of the provision data is shifted up, and the acquired data are provided to a reception side.例文帳に追加

道路に沿って変化する交通情報の状態量を道路の距離方向に等間隔にサンプリングして(a)、サンプリングデータのデータ列(b)を伝えるための提供データを生成し、この提供データの一部をシフトアップした状態(c)で提供データをビットプレーン分解し、得られたデータを受信側に提供する。 - 特許庁

例文

A CPU 8 discriminates a compression rate and/or a compression system of audio data D1 on the basis of a data signal S1 with respect to a sampling frequency and a quantization bit number sent from a DSP 2 and refers to a data table having been stored in advance in a memory 9 to read a variable in response to the compression rate and/or the compression system.例文帳に追加

CPU8が、DSP2から送出されるサンプリング周波数および量子化ビット数に関するデータ信号S1に基づきオーディオデータD1の圧縮率及び/又は圧縮方式を判定し、メモリ9に予め記憶されているデータテーブルを参照して、その圧縮率及び/又は圧縮方式に応じた変数値を読み込む。 - 特許庁

例文

The sigma delta form analog/digital converter 9 converts an analog signal into a serial digital signal in one-bit each for a second over- sampling period sufficiently higher than a first oversampling period with 1/n (n is an integer) of the periodic noise and filters the serial digital signal to convert the digital signal into a binary digital signal for the first oversampling period.例文帳に追加

シグマデルタ形AD変換器9は、周期性ノイズの1/n(nは整数)周期の第1のオーバーサンプリング周期に対して十分高速な第2のオーバーサンプリング周期でアナログ信号を1ビットずつのシリアルデジタル信号に変換し、そのシリアルデジタル信号をフィルタリングして第1のオーバーサンプリング周期でバイナリーデジタル信号に変換する。 - 特許庁

To provide a data collection processor capable of attaining measurement in a high dynamic range with out increasing the bit number of an A/D converter, capable of converting a nonlinear scale data into a linear scale data without using a complicated arithmetic processing circuit, and capable of integration-processing sampling data obtained in the nonlinear scale, in the data collection processor using the A/D converter.例文帳に追加

A/D変換器を用いたデータ収集処理装置において、A/D変換器のビット数を増やすことなく高ダイナミックレンジでの測定を実現すると共に、複雑な演算処理回路を使用せずに、非線形スケールデータをリニアスケールへ変換し、非線形スケールで得られたサンプリングデータの積算処理を可能としたデータ収集処理装置を提供する。 - 特許庁

Provided are a sub-band division filter bank 4a which divides an audio signal into a plurality of sub-bands and performs down sampling to generate a plurality of sub-band signals, LD-CELP quantizers 20a to 20d which encode the plurality of sub-band signals based upon LD-CELP, and a multiplexer 4c which generates a bit stream from the encoded sub-band signals.例文帳に追加

音声信号を複数のサブバンドに分割し、ダウンサンプリングし、複数のサブバンド信号を生成するサブバンド分割フィルタバンク4aと、複数のサブバンド信号をLD‐CELPに基いて符号化するLD‐CELP量子化器20a乃至20dと、符号化サブバンド信号からビットストリームを生成するマルチプレクサ4cとを備える。 - 特許庁

To allow the edge part of a core bit to begin to smoothly cut in a sapphire single crystal ingot without escaping or moving the same from the ingot and to prevent breakage or cracking from being produced in the ingot in the vicinity of the completion of hollowing operation in a method for sampling a columnar block having crystal orientation forming a desired angle with respect to a crystal direction from the ingot using a core drill.例文帳に追加

サファイア単結晶インゴットからコアドリルを用いて結晶方向と所望の角度をなす結晶方位の円柱状ブロックを採取する方法において、コアビットの刃先部がインゴットから逃げたり、ブレることなくスムースに切り込み始め、くり抜き終了近くでインゴットに欠けやひび割れ等を生ずることがないようにする。 - 特許庁

When an N-bit up counter 401 starts and the count value of the counter 401 agrees with the value of a register 411, a forcible lighting signal for lighting forcibly a laser at a non-image part is made to be active, and also a sampling signal for deciding an APC (automatic power control) monitoring section is made to be active at this time.例文帳に追加

Nビットアップカウンタ401がスタートしてから、カウンタ401のカウント値がレジスタ411の値と一致したとき、非画像部でレーザを強制的に点灯させるための強制点灯信号をアクティブにし、さらに、カウンタ401のカウント値がレジスタ401と一致したとき、APCモニタ区間を決めるためのサンプル信号をアクティブにする。 - 特許庁

Binary received data DATA_0 are normalized by sampling them with a reference clock CLK_ref, and pulses are generated in repetition cycles A equal to the reciprocal of the bit transmission rate of the received data DATA_0 in synchronism with respective edges of data DATA for reception obtained by the normalization and are used as a reception clock CLK for extracting bits from the data DATA for reception.例文帳に追加

2値の受信データDATA_0を基準クロックCLK_refでサンプリングすることによって正規化し、これにより得られる受信用データDATAの各エッジに同期して受信データDATA_0のビット伝送速度の逆数に等しい繰り返し周期Aでパルスを生成し、このパルスを受信用データDATAからビット抽出を行うための受信クロックCLKとする。 - 特許庁

A transmission apparatus 2 transmits, before each of data signals each comprising a 8-bit MAC frame, a reference signal including pulses whose number corresponds to each MAC frame number a receiver 3 recovers a clock used for sampling on the basis of the received reference signal pulses, recognizes the frame number by counting the pulses, and cross-references the recognized frame number with the data signal received for every 8 bits.例文帳に追加

送信装置2において、MACフレームの8ビットごとのデータ信号の前に、そのMACフレームのフレーム番号に応じた数のパルスを含む参照信号を送信し、受信装置3において、受信した参照信号のパルスに基づいてサンプリングのためのクロック再生を行うとともに、そのパルスをカウントしてフレーム番号を認識し、8ビットごとに受信するデータ信号と対応付ける。 - 特許庁

A PCM audio signal increased from 16 bits to 24 bits in a bit increasing circuit 2 is sampled with respective different algorithm in high sampling circuits 31∼3n, after that, the signal is formatted to a form which a user can retrieve at reproduction by a DVD audio formatting section 4, further, it is modulated in a modulating circuit 5 and supplied to a disk cutting machine not illustrated.例文帳に追加

ハイビット化処理回路2により16ビットから24ビットにハイビット化されたPCMオーディオ信号はハイサンプリング処理回路31〜3nによってそれぞれ異なったアルゴリズムでハイサンプリング化された後、DVDオーディオフォーマット化処理部4によって再生時ユーザが検索可能な形にフォーマット化され、更に変調回路5により変調されて図示しないディスクカッテングマシンへ供給される。 - 特許庁

An exemplary apparatus includes a window comparator 14 operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device 16 operative to sample the output signal; an event array counter 24 representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit 26 operative to generate a bit offset signal that controls the counting.例文帳に追加

装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、1或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウントを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁

The Cambell measurement system 5 is provided with a summing operation means 9 for summing a plurality of sampling values composing data S1 and obtaining a second digital data S2 having an accuracy with larger bit number than the data S1, a power operation means 10 for obtaining a square average based on the data S2 and the Cambell measurement means 11 converting the square average to reactor power.例文帳に追加

キャンベル計測系5は、変換器3からの第1のディジタルデータS1を成す複数個のサンプリング値を足し合わせてそのデータS1よりもビット数の大きい精度をもつ第2のディジタルデータS2を取得する和演算手段9と、このデータS2に基づいて2乗平均値を求めるパワー演算手段10と、その2乗平均値を原子炉出力に変換して評価するキャンベル計測評価手段11とを備える。 - 特許庁

例文

The device includes a window comparator operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device operative to sample the output signal; an event array counter representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit operative to generate a bit offset signal that controls the counting.例文帳に追加

装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、1或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウンタを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS