「cache control」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.例文帳に追加

一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁

In response to a write request from a host computer 2 to a disk cache device 1, a write cache control means 32 writes data in a cache block of a cache storage means 10 and registers this cache block in a dirty link and stores time information of a time counting means 33.例文帳に追加

ディスクキャッシュ装置１は、ホストコンピュータ２からライト要求があると、ライトキャッシュ制御手段３２が、データをキャッシュ記憶手段１０のキャッシュブロックに書き込み、このキャッシュブロックをダーティリンクに登録し、計時手段３３の時間情報を格納する。 - 特許庁

INFORMATION PROCESSOR, PROCESSOR, CONTROL METHOD OF PROCESSOR, CONTROL METHOD OF INFORMATION PROCESSOR, AND CACHE MEMORY例文帳に追加

情報処理装置、プロセッサ、プロセッサの制御方法、情報処理装置の制御方法、キャッシュメモリ - 特許庁

CACHE CONTROL SYSTEM, ITS READING METHOD AND RECORD MEDIUM RECORDING ITS CONTROL PROGRAM例文帳に追加

キャッシュ制御システム及びその読出し方法並びにその制御プログラムを記録した記録媒体 - 特許庁

DISTRIBUTED CACHE CONTROL METHOD, NETWORK SYSTEM, AND CONTROL SERVER OR ROUTER USED FOR NETWORK CONCERNED例文帳に追加

分散キャッシュ制御方法、ネットワークシステムおよび当該ネットワークに用いられる制御サーバないしルータ - 特許庁

The semiconductor memory 100, which is a cache DRAM, is provided with a main memory (a DRAM) 10, a cache memory (a SRAM) 11 and a control circuit 25 which controls cache operations.例文帳に追加

キャッシュＤＲＡＭである半導体記憶装置１００は、メインメモリ（ＤＲＡＭ）１０と、キャッシュメモリ（ＳＲＡＭ）１１と、キャッシュ動作を制御するための制御回路２５とを備える。 - 特許庁

According to the cache use information stored in the second register 11a, the cache control circuit 11 turns the cache memory 11b into available state or unavailable state.例文帳に追加

キャッシュ制御回路１１は、第２のレジスタ１１ａに格納されたキャッシュ使用情報に従って、キャッシュメモリ１１ｂを使用可能状態又は使用不可状態にする。 - 特許庁

A hit mistake counting circuit 300 to hold frequency in which cache hit or cache erroneous hit are continuously generated corresponding to each entry and a writing control circuit 400 to control whether the replacement of entry of the cache memory is inhibited or not are include in the cache memory.例文帳に追加

キャッシュメモリの各エントリに対応してキャッシュヒットまたはキャッシュミスヒットが連続して発生している回数を保持するヒットミスカウント回路３００と、キャッシュメモリのエントリのリプレースを禁止するか否かを制御する書込制御回路４００とを含む。 - 特許庁

REALIZING METHOD OF CACHE COINCIDENT CONTROL AND DATA PROCESSOR USING THE SAME例文帳に追加

キャッシュ一致制御の実現方法およびこれを用いたデータ処理装置 - 特許庁

DISK ARRAY CONTROLLER AND CACHE CONTROL METHOD TO BE APPLIED TO THE SAME例文帳に追加

ディスクアレイ制御装置及び同装置に適用されるキャッシュ制御方法 - 特許庁

STORAGE DEVICE USING NONVOLATILE MEMORY AS CACHE, AND CONTROL METHOD THEREFOR例文帳に追加

不揮発性メモリをキャッシュとして用いる保存装置及びその管理方法 - 特許庁

The cache memory control system 1 performs control to make prescribed information output from a plurality of processors 11 be stored in respective levels of a cache memory 12.例文帳に追加

キャッシュメモリ制御システム１は、複数のプロセッサ１１から出力される所定情報を、キャッシュメモリ１２の各レベルに夫々記憶させる制御を行う。 - 特許庁

DATA ACCESS CONTROL METHOD BY TAMPER-RESISTANT MICROPROCESSOR AND CACHE MEMORY MOUNT PROCESSOR例文帳に追加

耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法 - 特許庁

SWITCH DEVICE WITH INCORPORATED CACHE WITH INTER-SWITCH DATA TRANSFER FUNCTION, AND CONTROL METHOD例文帳に追加

スイッチ間データ転送機能付きキャッシュ内蔵スイッチ装置と制御方法 - 特許庁

CACHE DEVICE, ATTRIBUTE DATA MANAGEMENT SYSTEM, DATABASE DEVICE, CONTROL METHOD, AND PROGRAM例文帳に追加

キャッシュ装置、属性データ管理システム、データベース装置、制御方法、およびプログラム - 特許庁

CACHE MEMORY CONTROL CIRCUIT, PROCESSOR, PROCESSOR SYSTEM, AND PARALLEL PROCESSOR SYSTEM例文帳に追加

キャッシュメモリ制御回路及びプロセッサ及びプロセッサシステム及び並列プロセッサシステム - 特許庁

CLIENT SERVER SYSTEM, CACHE CONTROL METHOD USING IT AND PROGRAM THEREOF例文帳に追加

クライアント・サーバシステム及びそれに用いるキャッシュ制御方法並びにそのプログラム - 特許庁

INFORMATION PROCESSOR, CACHE FLUSH CONTROL METHOD AND INFORMATION PROCESSING CONTROLLER例文帳に追加

情報処理装置、キャッシュフラッシュ制御方法及び情報処理制御装置 - 特許庁

DISK ARRAY DEVICE AND METHOD FOR CACHE COINCIDING CONTROL APPLIED THERETO例文帳に追加

ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 - 特許庁

MEMORY CONTROLLER, CACHE DEVICE, SYSTEM AND METHOD FOR MEMORY CONTROL, AND RECORDING MEDIUM例文帳に追加

メモリ制御装置、キャッシュ装置、メモリ制御システムおよび方法、記録媒体 - 特許庁

A coherency maintenance processing part 260a retrieves, upon receiving a memory access request from the first-level cache control part 220, the corresponding second-level cache tag, transfers data requested by a processor to a first-level cache, and maintains the coherency between the first-level cache control part 220 and a second-level cache control part based on the registration information recorded in the second-level cache.例文帳に追加

そして、コヒーレンシ維持処理部２６０ａは、第１レベルキャッシュ制御部２２０からメモリアクセス要求を受けた場合に、該当する第２レベルキャッシュタグを検索し、プロセッサの要求するデータを第１レベルキャッシュに転送すると共に、第２レベルキャッシュに記録された登録情報を基にして、第１レベルキャッシュ制御部２２０および第２レベルキャッシュ制御部間のコヒーレンシを維持する。 - 特許庁

When a cache mistake occurs in the process of the first virtual machine 131, a cache control part 10a performs the cache processing of data causing the cache mistake from the nonvolatile semiconductor memory 7 to the semiconductor memory 6.例文帳に追加

キャッシュ制御部１０ａは、第１の仮想マシン１３１の処理においてキャッシュミスが発生した場合、不揮発性半導体メモリ７から半導体メモリ６に当該キャッシュミスの原因となったデータをキャッシュ処理する。 - 特許庁

To automatically control cache consistency between a plurality of calculation nodes such that target performance of a distributed cache system is achieved.例文帳に追加

分散キャッシュシステムの目標性能が達成されるように、複数の計算ノード間のキャッシュコンシステンシを自動的に制御すること。 - 特許庁

To provide a cache memory control device capable of achieving an efficient cache memory configuration according to kinds of buffers used.例文帳に追加

使用するバッファの種類に応じて効率の良いキャッシュメモリの構成を実現することができるキャッシュメモリ制御装置を得る。 - 特許庁

To improve the memory access throughput of a system by reducing the frequency of access to a cache tag part by the cache memory control circuit.例文帳に追加

キャッシュメモリ制御回路において、キャッシュタグ部へのアクセス頻度を削減し、システムのメモリアクセススループットを向上することにある。 - 特許庁

To control propriety of use of a cache function in response to an appearance situation of a graphic.例文帳に追加

図形の出現状況に応じてキャッシュ機能の使用可否を制御する。 - 特許庁

This function is realized by a core cache writing control circuit constituted of devices 8-14.例文帳に追加

この機能は、８〜１４で構成されるコアキャッシュ書込制御回路が担う。 - 特許庁

Thus, the capacity of the storage control part cache memory 64 is suppressed.例文帳に追加

これにより、記憶制御部キャッシュメモリ６４の容量を抑制することができる。 - 特許庁

A second control part 14 deletes a cache entry without using a route for the cache entry when a count value of the cache entry is not matched with a count value of a routing entry used to determine the route for the cache entry even if the cache entry that hits a destination address of a packet exists in the cache table 13 upon receiving the packet.例文帳に追加

第２の制御部１４は、パケットの受信時に、パケットの宛先アドレスにヒットするキャッシュエントリがキャッシュテーブル１３にあっても、そのキャッシュエントリのカウント値とそのキャッシュエントリのルートの決定に用いられたルーティングエントリのカウント値とが一致しない場合は、そのキャッシュエントリのルートを使用せず、そのキャッシュエントリを削除する。 - 特許庁

In the image forming apparatus which operates to register character data in a character cache and creates drawing data using the character data held in the character cache, a single font cache region or a plurality of font cache regions 19 and 20 and control means 13 and 18 which control the registering of character data in the cache region in accordance with the kind of the character, are provided.例文帳に追加

文字キャッシュへの文字データの登録操作を行い、文字キャッシュに保持された文字データを用いて描画データを生成する画像形成装置において、ひとつのもしくは複数のフォントキャッシュ領域１９、２０と、文字の種類に応じたキャッシュ領域への登録管理を行う制御手段１３、１８とを有する。 - 特許庁

To provide a network cache device, a network cache control method and a recording medium for providing the network cache device using a cache control system, with which a worst value in the expected values of a data amount to become a fault is guaranteed, using a little memory capacity and a little procedures.例文帳に追加

フォルトするデータ量の期待値の最悪値が保証されるキャッシュ制御方式を用いたネットワークキャッシュ装置を、少ない記憶量と少ない手順で実現するネットワークキャッシュ装置およびネットワークキャッシュ制御方法および記録媒体を提供する。 - 特許庁

This cache control method manages use state of cache blocks using shared memories which can be accessed from each controller in order to perform exclusive control in which both controllers can transfer data to the same cache block unless the domains of data transfer overlap even if it is the same cache block.例文帳に追加

データ転送の領域が重ならない限り同一キャッシュブロックであっても両コントローラが同一キャッシュブロックにデータ転送を可能とする排他制御を行うため、各コントローラからアクセス可能な共有メモリを使用して、キャッシュブロックの使用状況を管理する。 - 特許庁

The cache control device 101 includes a cache distribution control unit 40 which allocates a plurality of ways 51 included in a cache memory 50 to a plurality of tasks to be executed by a plurality of processors 10 and 11.例文帳に追加

本発明のキャッシュ制御装置１０１は、キャッシュメモリ５０に含まれる複数のウェイ５１を、複数のプロセッサ１０及び１１により実行される複数のタスクに割り当てるキャッシュ配分制御部４０を備える。 - 特許庁

To provide a cache memory control system which improves use efficiency and stabilizes performance without forming free-area fragments in a mounted cache memory such as a disk cache.例文帳に追加

ディスクキャッシュ等に搭載されるキャッシュメモリに分断化された空き領域を生じることなく、使用効率を改善し且つ性能の安定化を図るキャッシュメモリ制御方式を提供する。 - 特許庁

When a cache access from a drawing means 10 to a cache system 20 has been generated, an image data control part 22-1 makes a hit/miss judgement on specific data in a cache array 21.例文帳に追加

描画処理手段１０からキャッシュシステム２０へのキャッシュアクセスが発生すると、画像データ制御部２２−１において、キャッシュアレイ２１における所定データのヒット・ミスの判定が行われる。 - 特許庁

To provide a device and method for access control cache further increasing a cache hit rate even in a cache area equal to or smaller than in MMP (Mondorian Memory Protection) system.例文帳に追加

ＭＭＰ方式と同等あるいはより少ないキャッシュ領域とする場合であっても、キャッシュヒット率がより高くなるようなアクセス制御キャッシュ装置及び方法を提供する。 - 特許庁

To reduce delay of a write I/O instruction completion response generated by performing exclusive control of a cache page and to always guarantee response performance of cache hit write in a disk cache.例文帳に追加

ディスクキャッシュにおいて、キャッシュページの排他制御を行うことによって生じるライトＩ／Ｏ命令完了応答の遅延を軽減し、常にキャッシュヒットライトの応答性能を保証する。 - 特許庁

When a transmitting packet is generated, a cache operation part 503, a link look-ahead control part 504, a cache auto-update part 505, and a cache server linkage part 507 submit priority grant request to a priority grant part 509.例文帳に追加

送信パケットの発生時、キャッシュ動作部503，リンク先読み制御部504，自動キャッシュ更新部505，キャッシュサーバ連携部507は、優先度付与部509に対して優先度の付与要求を行う。 - 特許庁

The CPU 10 is provided with a bus interface 11, a control unit 12, a command cache 13a, a data cache 13b, a secondary cache 13c, a command decoder 14, a computing unit 15, and a register group 16.例文帳に追加

ＣＰＵ１０は、バスインターフェース１１、制御ユニット１２、命令キャッシュ１３ａ、データキャッシュ１３ｂ、２次キャッシュ１３ｃ、命令デコーダ１４、演算ユニット１５およびレジスタ群１６を備えている。 - 特許庁

A system which effectively uses a disk cache is provided and a disk cache control means 81 sets a plurality of disk cache modes for a magnetic disk processor 4.例文帳に追加

本発明は、ディスクキャッシュを効率的に使用するシステムを提供するもので、ディスクキャッシュ制御手段８１は、磁気ディスク処理装置４に対して複数のディスクキャッシュモードの設定を行う。 - 特許庁

A cache access control means 231 performs access to a cache memory 221 by using the access address acquired from the shared address bus 81 through a remote cache access address input means 265.例文帳に追加

キャッシュアクセス制御手段２３１は共有アドレスバス８１からリモートキャッシュアクセスアドレス入力手段２６５を介して取得したアクセスアドレスを用いて、キャッシュメモリ２２１へのアクセスを行う。 - 特許庁

To provide a cache memory control system, and a control method and a control program for the same, allowing improvement of processing performance.例文帳に追加

処理性能を向上させることができるキャッシュメモリ制御システム、その制御方法及び制御プログラムを提供すること。 - 特許庁

A printer 10 consists of an input interface 11, a cache memory 13 having a download cache area and a pattern cache area, a control part 12 for managing the pattern cache area and a vacant area, a rasterizer 14 and an output part 15, etc.例文帳に追加

プリンタ１０は、入力インターフェース１１、ダウンロードキャッシュ領域及びパターンキャッシュ領域を有するキャッシュメモリ１３、パターンキャッシュ領域及び空き領域を管理する制御部１２、ラスタライザ１４、出力部１５等から構成される。 - 特許庁

In this access control method for a cache memory divided into cache segment units, access is allowed when the access areas have no overlapping part even if a cache segment accessed by an access command competes with a cache segment being accessed.例文帳に追加

キャッシュセグメント単位に区切られたキャッシュメモリのアクセス制御方法において、アクセスコマンドがアクセスするキャッシュセグメントがアクセス中のキャッシュセグメントと競合しても、アクセス範囲の重なりがなければアクセスを許容するように構成する。 - 特許庁

In this case, when there is an access to data except for those already stored in the cache memory among the data in the cache control unit, the data except for those already stored in the cache memory is loaded in the cache memory.例文帳に追加

この後、このキャッシュ管理単位内のデータで、すでにキャッシュメモリ内に格納されているデータ以外のデータにアクセスがあったとき、このキャッシュ管理単位内のキャッシュメモリ内に格納されているデータ以外のデータをキャッシュメモリにロードする。 - 特許庁