「cache control」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Then, a CPU 22 controls the write and read of the head cache part 24 and the ring buffer part 25 and performs control so that data can be successively read from the data cached in the head cache part 24 during seek execution.例文帳に追加

そして、ＣＰＵ２２は、先頭キャッシュ部２４及びリングバッファ部２５の書き込み及び読み出しを制御すると共に、シーク実行中には先頭キャッシュ部２４にキャッシュされたデータから順に読み出すよう制御する。 - 特許庁

A data request processing unit 121 performs cache control which stores image data required to generate the image data to be supplied to the moving image decoder 25 in the unit of one macroblock into a cache area CA(k)(k=0 to N-1).例文帳に追加

データ要求処理部１２１は、動画デコーダ２５に供給する画像データを生成するのに必要な画像データを１マクロブロック単位でキャッシュエリアＣＡ（ｋ）（ｋ＝０〜Ｎ−１）に記憶させるキャッシュ制御を行う。 - 特許庁

A main storage part 104 stores constrol information such as instructions and data, supplies the control information to an instruction cache memory 102 and supplies data to a data cache memory 105 respectively through a memory interface 103.例文帳に追加

主記憶部１０４は命令等の制御情報やデータが記憶され、必要に応じて命令キャッシュメモリ１０２に制御情報を、データキャッシュメモリ１０５にデータをそれぞれメモリインタフェース１０３を介して供給する。 - 特許庁

A data transferring path is arranged between a cache memory part and a shared memory part, and data for control which are used to be stored in the shared memory part in a conventional manner are stored through the shared memory part in the cache memory part so as to be accessed.例文帳に追加

キャッシュメモリ部と共有メモリ部との間にデータ転送のパスを設け、従来、共有メモリ部に格納していた制御用データを、共有メモリ部を介して、キャッシュメモリ部に格納してアクセスできるようにする。 - 特許庁

To provide a cache memory system and a control method for WAY prediction of a cache memory, which reduce failures of WAY prediction by WAY prediction not using address matching and is capable of preventing malfunction of the system.例文帳に追加

アドレスマッチングを用いないＷＡＹ予測により、ＷＡＹ予測の失敗を減らし、システムの誤動作を防ぐことができるキャッシュメモリシステム及びキャッシュメモリのＷＡＹ予測の制御方法を提供すること。 - 特許庁

To provide a control device and method of a storage device for performing appropriate distribution not obstructing allocation of cache memories to other storage devices when cache memories are allocated by every storage device.例文帳に追加

本発明の目的は、記憶装置毎にキャッシュメモリを割り当てる時、他の記憶装置に対するキャッシュメモリの割り当てを阻害しない、適切な配分を行う記憶装置の制御装置および方法を提供することにある。 - 特許庁

The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加

本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁

To make cache memory control efficient in a data processor for handling the instruction data consisting of a high function instruction and a data to be operated.例文帳に追加

高機能命令部と被演算データ部とからなる命令データを扱うデータ処理装置において、キャッシュメモリ制御の効率化を図る。 - 特許庁

A recording control unit 7 stores the JPEG image into the management data region of an image recorder 9 via an image data cache section 32.例文帳に追加

記録制御部７は、画像データ一時記憶部３２を介してＪＰＥＧ画像を画像記録部９の管理データ領域に格納する。 - 特許庁

To provide a memory controller and a memory control method for efficiently executing the temporary storage of write data to a cache memory.例文帳に追加

キャッシュメモリへのライトデータの一時記憶を効率的に行うことが可能なメモリ制御装置及びメモリ制御方法を提供する。 - 特許庁

A sub processor B112 or C113 accesses the protocol control information stored in the PCB cache memory 121 and performs protocol processing.例文帳に追加

サブプロセッサＢ１１２又はＣ１１３は、ＰＣＢキャッシュメモリ１２１に格納されるプロトコル制御情報にアクセスしてプロトコル処理を行う。 - 特許庁

If the content data can not be acquired after the reconnection, the control unit 10 acquires specific information from a cache content DB409 instead.例文帳に追加

また、再度接続してもコンテンツデータを取得できない場合は、代わりに、キャッシュコンテンツＤＢ４０９から特定の情報を取得する。 - 特許庁

When printing is instructed by the user by whom the preview screen is confirmed, data stored in the cache are read and printed by the printing control part 25.例文帳に追加

プレビュー画面を確認したユーザーが印刷を指示すると、印刷制御部２５はキャッシュに保存されたデータを読み出して印刷する。 - 特許庁

To provide a method for dynamically specifying an exclusive/shared area and to always perform optimal cache coincidence control.例文帳に追加

専用・共用領域の特定を動的に行う方法を提供し、それにより、常に最適なキャッシュ一致制御を行うことにある。 - 特許庁

An event action control part for monitoring data collected from a plurality of sensors and carrying out preset processing when the data becomes a preset condition comprises an event action entry retrieval part EVS, an event action table EATB, a cache CC and a cache control part CCC.例文帳に追加

複数のセンサから収集したデータについて監視を行い、前記データが予め設定した条件となったときに予め設定した処理を実行するイベントアクション制御部を、イベントアクションエントリ検索部ＥＶＳ、イベントアクションテーブルＥＡＴＢ、キャッシュＣＣ、および、キャッシュ制御部ＣＣＣ、で構成する。 - 特許庁

To provide a data consistency control system which, while simplifying data consistency control, eliminates the need for a cache agent to have a buffer of sufficiently large size to prevent deadlock, and a data consistency control method.例文帳に追加

データ一貫性制御を単純なものとしつつ、キャッシュエージェントにデッドロックを防止するための十分大きなサイズのバッファを持つ必要のないデータ一貫性制御システム及びデータ一貫性制御方法を提供する。 - 特許庁

In the control method for the disk array apparatus, a CPU of a first control module acquires other system state information which is decided by a battery and a nonvolatile memory of a second control module and indicates the data saving possibility of the cache memory of the second control module.例文帳に追加

ディスクアレイ装置の制御方法において、第１の制御モジュールのＣＰＵが、第２の制御モジュールのバッテリ及び不揮発性メモリによる、第２の制御モジュールのキャッシュメモリについてのデータ退避可否を示す他系状態情報を取得する。 - 特許庁

An archive main unit control device 20 provided with an archive control means 21, a robot control means 22, a file system control means 23, a recording medium 24 for cache, and a file data recording medium 25, is constructed together with an archive main unit 10 in the archive system device.例文帳に追加

アーカイブ管理手段２１、ロボット管理手段２２、ファイルシステム管理手段２３、キャッシュ用記録媒体２４およびファイル情報用記録媒体２５を備えたアーカイブ主装置管理装置２０をアーカイブ主装置１０とともに構築する。 - 特許庁

A data conversion method group 112 converts shared data stored in a shared file server 108, stores the converted data in the server 108 as a cache file, and when a data conversion control mechanism 109 judges the effectiveness of the cache file, the server 108 transmits the cache file.例文帳に追加

データ変換メソッド群１１２は、共有ファイルサーバ１０８に記憶する記憶されている共有データをデータ変換し、共有ファイルサーバ１０８にキャッシュファイルとして記憶し、データ変換制御機構１０９によって、キャッシュファイルが有効と判断された場合に、共有ファイルサーバ１０８は、キャッシュファイルを送信する。 - 特許庁

In a computer system (10) including a central processing unit (21), a cache memory (22) and a main storage device (30), the cache memory includes a control circuit (CTL) for making the prescribed way of the cache memory store data to be read from the main storage device according to access to an address in a prescribed address section by the central processing unit.例文帳に追加

中央処理装置（２１）、キャッシュメモリ（２２）および主記憶装置（３０）を含むコンピュータシステム（１０）において、キャッシュメモリは、中央処理装置による所定のアドレス区間内のアドレスへのアクセスに伴って主記憶装置から読み出されるデータをキャッシュメモリの所定のウェイに格納させる制御回路（ＣＴＬ）を備える。 - 特許庁

When the collapse error of consistency of the RAID 5 occurs to a plurality of disk devices during writing by the write-back processing part 45, a recovery processing part 46 secures a cache stripe region storing the whole stripe data including new data which is a write-back object, on the cache memory 28 and allows a cache control part 42 to manage it.例文帳に追加

リカバリ処理部４６は、ライトバック処理部４５による書込み時に、複数のディスク装置にＲＡＩＤ５の整合性が崩れるエラーが発生した場合、書戻し対象となった新データを含むストライプ全体のデータを格納したキャッシュストライプ領域をキャッシュメモリ２８上に確保してキャッシュ制御部４２に管理させる。 - 特許庁

In the disk control processing board 3, a disk cache fetching program is started to perform processing for reading information about the disk cache from a memory of the main body board 1 and reflecting it in the disk 2, while this processing result and a processing termination time are written in a cache reflection log file 16 as reflection log information.例文帳に追加

ディスク制御処理ボード３では、ディスクキャッシュ取込プログラムを起動して、本体ボード１のメモリからディスクキャッシュに関する情報を読み込んでディスク２へ反映させる処理を実行すると共にその処理結果及び処理終了時間を反映ログ情報としてキャッシュ反映ログファイル１６に書き込む。 - 特許庁

An update processing part 33 outputs an update request to the main control part 31 on the basis of an update interval set by an update interval setting part 34, and the main control part 31 updates contents of the cache memory 32 by reading the retrieval expression from the cache memory 32 to retrieve the database 50 again when the update request is received and storing a retrieval result in the cache memory 32.例文帳に追加

更新処理部３３は、更新間隔設定部３４によって設定された更新間隔に基づいて主制御部３１に更新要求を出力し、主制御部３１は、更新要求を受信した場合にキャッシュメモリ３２から検索式を読み出して再度データベース５０の検索をおこない、検索結果をキャッシュメモリ３２に記憶することでキャッシュメモリ３２の内容を更新する。 - 特許庁

And when the CPU caches 021, 121 become noncoincident with the CPU cache duplicate tags 041, 141, cache invalidation requests are issued from the CPU-SC interface control parts 040, 141 to the CPU 020, 120.例文帳に追加

そして、ＣＰＵキャッシュ０２１、１２１とＣＰＵキャッシュ複製タグ０４１、１４１が不一致となった場合、ＣＰＵ−ＳＣインタフェース制御部０４０、１４０からＣＰＵ０２０、１２０に対してキャッシュ無効化要求を発行する。 - 特許庁

On the basis of an SCSI message 20 sent from an SCSI adapter 6 through an SCSI bus 7, the cache controller 12 can switch the control mode of discharging operation of data held in the cache memory 11 for each of data.例文帳に追加

キャッシュ制御装置１２は、ＳＣＳＩアダプタ６からＳＣＳＩバス７を介して送られてきたＳＣＳＩメッセージ２０に基づいて、キャッシュメモリ１１で保持されるデータの追い出し動作の制御モードをデータごとに切り替えることができる。 - 特許庁

The cache directory management part 216 records the access range to the logical unit to be accessed in response to an access request received by the host I/F control part 211 in a cache directory 235 based on the changed recording granularity.例文帳に追加

キャッシュ・ディレクトリ管理部２１６は、変更された記録粒度に基づいて、ホストＩ／Ｆ制御部２１１によって受信されたアクセス要求に応じてアクセスされる論理ユニットへのアクセス範囲をキャッシュ・ディレクトリ２３５に記録する。 - 特許庁

To provide an arithmetic processing unit and a cache memory control device which can arbitrarily divide a cache memory area in blocks according to a process ID so as to improve the effective performance of a processor.例文帳に追加

キャッシュメモリを実装した演算処理装置およびキャッシュメモリ制御装置において、プロセスＩＤに対応してキャッシュメモリ領域をブロック単位で任意に分割可能として、プロセッサの実効性能を向上することを可能とする。 - 特許庁

The control unit is adapted to determine whether at least one uncorrectable error exists in the directory cache, and to place the directory cache off-line in response to the determination that the error is uncorrectable.例文帳に追加

制御ユニットは、ディレクトリ・キャッシュ内に少なくとも１つの修正不能なエラーが存在するかどうかを判定し、エラーが修正不能であると判定されたことに応答してディレクトリ・キャッシュをオフラインにするように適合されている。 - 特許庁

When backing up a shared disk 13, a cache control part 21 reflects a write cache 28 in each of computers 11, on the shared disk 13, and a copy-managing part 25 copies data on the shared disk 13 onto a backup medium 15 collectively.例文帳に追加

共有ディスク１３のバックアップ時に、キャッシュ制御部２１は、各計算機１１のライトキャッシュ２８を共有ディスク１３に反映させ、コピー管理部２５は、共有ディスク１３のデータを一括してバックアップ媒体１５にコピーする。 - 特許庁

A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.例文帳に追加

タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁

The cache control is configured to cause first information to be provided from the first cache to the processor in response to receiving a read transaction, from the processor, that includes an address in the portion of the memory during testing of the portion.例文帳に追加

キャッシュ制御部は、メモリの上記部分のテスト中にその部分のアドレスを含む読出しトランザクションをプロセッサから受け取ると、それに応じて、第１の情報が第１のキャッシュからプロセッサに提供されるようにするように構成される。 - 特許庁

A master LU dirty volume control part 145 sets the upper limit of the total capacity of the dirty data of a storage medium 2 occupying on a cache, and requests a swap area managing part 146 to secure a buffer equivalent to the upper limit on the cache.例文帳に追加

マスタＬＵダーティ量制御部１４５は、記憶媒体２のダーティデータがキャッシュ上に占める総容量の上限を設定し、その上限に相当するバッファのキャッシュ上での確保をスワップ領域管理部１４６に要求する。 - 特許庁

A cache directory management part 216 changes recording granularity in recoding the access range to a logical unit to be accessed in a cache directory 235 in response to an access request received by the host I/F control part 211.例文帳に追加

キャッシュ・ディレクトリ管理部２１６は、ホストＩ／Ｆ制御部２１１によって受信されたアクセス要求アクセス要求に応じてアクセスされる論理ユニットへのアクセス範囲をキャッシュ・ディレクトリ２３５に記録する際の記録粒度を変更する。 - 特許庁

An address converting circuit 21 converts a data part address into a control information part address for access to a data storage region and a control information part storage region in a cache memory.例文帳に追加

アドレス変換回路２１は、キャッシュメモリ内のデータ部格納領域及び制御情報部格納領域へのアクセスのために、データ部アドレスを制御情報部アドレスに変換する。 - 特許庁

The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.例文帳に追加

上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁

To the respective instructions to be executed by the processor, an execution result is recognized by the processor and transferred to a cache memory through a control signal.例文帳に追加

プロセッサで実行される各命令に対して、実行結果がプロセッサによって認識され、制御信号を通じてキャッシュメモリに転送される。 - 特許庁

An access control unit 110 searches the tag storage unit 120 according to a data access, and accesses to the cache data storage unit 130 based on the search result.例文帳に追加

アクセス制御部１１０はデータアクセスに応じてタグ記憶部１２０を検索し、検索結果に基づいてキャッシュデータ記憶部１３０にアクセスする。 - 特許庁

To provide a power supply control device which does not cause a loss of data in a cache memory for improving a writing response while simplifying management.例文帳に追加

本発明は、簡易な管理で、かつ、書き込みレスポンスを向上するためのキャッシュメモリのデータを消失しない電源制御装置を提案する。 - 特許庁

The disc control apparatus encrypts the data stored in the cache memory, and stores the encrypted data in nonvolatile memories 23a3-23d3.例文帳に追加

ディスク制御装置は、キャッシュメモリが記憶しているデータを暗号化し、暗号化されたデータを不揮発性メモリ２３ａ３〜２３ｄ３に記憶させる。 - 特許庁

Thus, the occurrence of data exchange between the cache memory device 6 and the main memory 8 is decreased and processing efficiency in communication control is improved.例文帳に追加

これにより、キャッシュメモリ装置６とメインメモリ８との間のデータの入れ替え発生が減少し通信制御の処理効率が向上する。 - 特許庁

The disk array control device 11 has a cache memory 12 for storing data to be transmitted and received between a host computer 13 and a disclosure 14.例文帳に追加

ディスクアレイ制御装置１１は、ホストコンピュータ１３とディスクエンクロージャ１４との間で送受信されるデータを格納するキャッシュメモリ１２を有する。 - 特許庁

This system has a traffic monitoring device to monitor traffic information in the node and give an instruction of communication control to a cache server.例文帳に追加

トラフィック監視装置を備え、ノードにおけるトラフィック情報を監視し、トラフィックの負荷率に応じて、キャッシュサーバに通信制御の指令を与える。 - 特許庁

The tamper-resistant microprocessor 100 is provided with: a processor core 10; a cache memory control section 20; a code data encryption decryption processing section 30; and a key value register 40 or the like.例文帳に追加

耐タンパマイクロプロセッサ１００は、プロセッサコア１０、キャッシュメモリ制御部２０、コードデータ暗号復号処理部３０、鍵値レジスタ４０等を備える。 - 特許庁

A first stream cache control part 115 inputs the number of normal TS packets and the number of broken TS packets from a tuner stability searching part 109.例文帳に追加

第１のストリームキャッシュ制御部１１５は、チューナ安定調査部１０９から正常なTSパケット数、破損したTSパケット数を入力する。 - 特許庁

In the step S5, the control circuit discriminates whether or not information of a trace destination is equal to information stored in a corresponding address of a trace cache.例文帳に追加

ステップＳ５において、制御回路は、トレース先と、トレースキャッシュの対応するアドレスに記憶されている情報が等しいか否かを判定する。 - 特許庁