「cache control」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To provide an information processing device, a control method therefor and a program, appropriately restricting a memory area capacity secured in a RAM by a cache function.例文帳に追加

キャッシュ機能によってＲＡＭに確保される記憶領域の容量を適切に制限する情報処理装置及びその制御方法、並びにプログラムを提供する。 - 特許庁

The data memory control unit receives a write instruction containing data and has a write cache having successive logs and an index structure showing the storage positions of data in the successive logs.例文帳に追加

データ記憶制御装置はデータを含む書き込み命令を受信し、順次ログを持つ書き込みキャッシュと、順次ログ内のデータの記憶位置を示すインデックス構造とを有する。 - 特許庁

When an abnormality of a disk device is detected, an abnormality information storage part 21a in a cache memory resident area control part 21 retains an abnormality occurrence disk device and block address.例文帳に追加

キャッシュメモリ常駐領域制御部２１の異常情報記憶部２１ａはディスク装置の異常を検出すると、異常発生ディスク装置及びブロックアドレスを保存する。 - 特許庁

To avoid cache data from being lost even when a duplexed control device of a storage system continuously stop the operation due to the occurrence of abnormality and the like.例文帳に追加

ストレージシステムの二重化された制御装置が異常発生などによって連続的に停止した場合でも、キャッシュデータが失われる事態が発生することを抑制する。 - 特許庁

To provide an information processing system provided with a cache memory device and key control protection for a main memory device with a main memory key, which can increase in data access efficiency.例文帳に追加

キャッシュ装置を有し、主記憶キーによるキー制御保護が提供される情報処理装置において、データアクセスの性能を向上させることが課題である。 - 特許庁

The disk array system has a storage device for storing write data received from a computer, the cache memory, and a control part for controlling data input/output to/from the storage device.例文帳に追加

ディスクアレイシステムは、計算機から受信したライトデータを格納する記憶装置と、キャッシュメモリと、記憶装置へのデータの入出力を制御する制御部とを有する。 - 特許庁

A control device responds to a request for reading the data by continuously retrieving the data from recording media if a part of the data already exists in the cache buffer.例文帳に追加

データの一部が既にキャッシュ・バッファに存在する場合、制御装置が、読み出し要求に対し記憶媒体からの連続的なデータの検索により対処する。 - 特許庁

An update management table return control part 47 stores the update management table stored in the system volume 33 into the cache memory 25 when accepting a device start-up direction.例文帳に追加

更新管理テーブル復帰制御部４７は、装置立ち上げ指示を受け付けると、システムボリューム３３に保存されている更新管理テーブルをキャッシュメモリ２５に保存する。 - 特許庁

A restraint instruction counting part 48 counts the number of times of restraint instructions given by the cache controller 70 to the read requests and informs a restraint control part 49 of the number of the times of restraint instructions.例文帳に追加

抑制指示カウント部４８は、キャッシュコントローラ７０からリード要求の抑制指示が出された回数をカウントし、抑制指示回数を抑制制御部４９へ通知する。 - 特許庁

An integrated device comprises: a cache for storing DMA data during a self-refreshing; and a memory control part for releasing self-refreshing of a memory by DMA transfer start information.例文帳に追加

集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。 - 特許庁

By fixing the cache areas used by each controller, the exclusive control between processors is made unnecessary and performance deterioration accompanying increase of the processors is prevented.例文帳に追加

各コントローラが使用するキャッシュ領域を固定化することにより、プロセッサ間の排他制御を不要とし、複数プロセッサ化に伴う性能劣化を防止することが可能となる。 - 特許庁

To attain the dynamic switching of a cache control protocol without touching any structural body indicating the attribute of an area being the destination of access such as a segment describer or a page describer.例文帳に追加

セグメント記述子やページ記述子等のアクセス先領域の属性を示す構造体に手を入れずにキャッシュ制御プロトコルの動的な切り替えを可能にする。 - 特許庁

To provide a semiconductor integrated circuit device which can speed up an operation frequency while deterioration of performance of a processing unit is suppressed and to provide a cache memory control method.例文帳に追加

処理ユニットの性能劣化を抑えつつ動作周波数を高速化することができる半導体集積回路装置およびキャッシュメモリ制御方法の提供を図る。 - 特許庁

To provide a data storage device and a control method therefor that can carry out quick merge processing with the data in a file data block and the latest data in a cache block.例文帳に追加

ファイル・データ・ブロックのデータとキャッシュ・ブロックの最新のデータとのマージ処理を高速化することのできるデータ記憶装置およびその制御方法を提供する。 - 特許庁

To provide an information processor capable of writing dirty data onto an external storage even when abnormal termination due to a power failure or the like occurs, and to provide a cache control method.例文帳に追加

停電等の異常終了が発生した際にも、ダーティデータを外部記憶装置に書き込むことができる情報処理装置及びキャッシュ制御方法を提供すること。 - 特許庁

The cache control CPU 200 suppress the generation of the refill operation when the plurality of texture units 620 to 6n0 perform access to the same memory address with a predetermined time difference.例文帳に追加

キャッシュ制御用ＣＰＵ２００は、複数のテクスチャユニット６２０〜６ｎ０が同一のメモリアドレスを所定の時間差でアクセスするとき、リフィル動作の発生を抑制する。 - 特許庁

The cache memory control section 20 compares contents of the key value register 40 with contents of the privacy protection attribute storage sections 25a to 25d to perform identity discrimination processing of the execution codes and the data.例文帳に追加

キャッシュメモリ制御部２０は、鍵値レジスタ４０と秘密保護属性保持部２５ａ〜２５ｄを比較することにより実行コード及びデータの同一判定処理を行う。 - 特許庁

A precache control part 110 automatically downloads a Web page of the Web site previously associated to a spot matched with a prescribed condition to a page cache memory 111.例文帳に追加

プリキャッシュ制御部１１０は、所定の条件にマッチする地点と予め関係づけられているＷｅｂサイトのＷｅｂページを自動的にページキャッシュメモリ１１１にダウンロードする。 - 特許庁

The thread control unit 9, on the basis of the sent thread ID, automatically replaces data in the register file 1 with data of necessary volume in the context cache 8.例文帳に追加

スレッド制御ユニット９は、送られてきたスレッドＩＤに基づいて自動的に必要な数だけレジスタファイル１内のデータとコンテキストキャッシュ８内のデータを入れ替える。 - 特許庁

In this computer system having this configuration, the control means sets a size of the cache region provided in the main storage device optimally based on a specific condition.例文帳に追加

この構成を採るコンピュータシステムにおいて、前記制御手段は、前記主記憶装置に設ける前記キャッシュ領域のサイズを特定条件に基づいて最適に設定する。 - 特許庁

In the caches 33, 43 to which mutual multiplex writing is performed, cache areas are divided by each processor, each of the controllers 30, 40 accesses only to the self-controller control area.例文帳に追加

互いに多重書きされているキャッシュ３３、４３において、キャッシュ領域を各プロセッサ毎に分割し、各々のコントローラ３０、４０は、自コントローラ制御エリアのみにアクセスする。 - 特許庁

When the plotting request of a character is received in an input part 1, a control part 2 searches corresponding font data from a front cache part 6 and when the font data exist in the part 6, the part 2 uses the font data.例文帳に追加

文字の描画要求を入力部１で受け取ると、対応するフォントデータをフォントキャッシュ部６から探し、存在すればそのフォントデータを用いる。 - 特許庁

Priority setting URL/attribute data for specifying a Web information page preferentially used by a client group 9 that is an assembly under a fixed condition of a plurality of clients are set through a cache server management client 9 provided on the intranet 7, and the cache server 6 performs a control so as to preferentially cache the Web information page set by the priority setting URL/attribute data.例文帳に追加

イントラネット７上に設けたキャッシュサーバ管理用クライアント９を介して、複数のクライアントのうち一定条件下の集合であるクライアント群８が優先的に使用するＷｅｂ情報ページを特定する優先設定ＵＲＬ／属性データを設定し、キャッシュサーバ６は、この優先設定ＵＲＬ／属性データにより設定されたＷｅｂ情報ページを優先的にキャッシュするよう制御する。 - 特許庁

When a command packet to write or read data in/from the storage medium 13 is received from a host device by using the cache memory 14, a data transfer control part 124 writes or reads the data in/from the storage medium 13 and the cache memory 14 on the basis of the command packet and a cache memory management table 121a.例文帳に追加

ホスト装置からキャッシュメモリ１４を使用した記憶メディア１３に対するデータの書き込みまたはデータの読み出しを行うためのコマンドパケットを受信した際に、データ転送制御部１２４によりこのコマンドパケット及びキャッシュメモリ管理テーブル１２１ａに基づいて、記憶メディア１３及びキャッシュメモリ１４に対するデータの書き込みまたはデータの読み出しを行うようにしている。 - 特許庁

Then, the main control part 100 makes a parity generating circuit 421 or 521 in the relevant disk cache part read block data required for generating the updated parity data of the said stripe for the unit of a block through a cache memory 410 or 510 in the judged cache part 400 or 500 and generates correspondent parity data with the relevant parity generating circuit.例文帳に追加

そして主制御部１００は、上記ストライプの更新されたパリティデータをブロック単位で生成するのに必要なブロックデータを、判断したディスクキャッシュ部（４００または５００）内のキャッシュメモリ（４１０または５１０）を介して当該ディスクキャッシュ部内のパリティ生成回路（４２１または５２１）に読み込ませ、当該パリティ生成回路により対応するパリティデータを生成させる。 - 特許庁

The communication control apparatus replaces a MAC address of the destination addresses of another server, which is included in the ARP (Address Resolution Protocol) cache of the personal computer, with the MAC address of the communication control apparatus to guide the packet from the personal computer to the communication control apparatus.例文帳に追加

通信制御装置は、当該パーソナル・コンピュータのＡＰＲキャッシュに含まれている他のサーバの宛先アドレスのうち、ＭＡＣアドレスを当該通信制御装置のＭＡＣアドレスに置き換えて、パーソナル・コンピュータからのパケットを、通信制御装置に誘導する。 - 特許庁

When there is the data read demand from a host device 3, a cache memory managing means 13 discriminates the presence/absence of requested data in a cache memory 12 and when the data do not exist, a demand/ data control means 11 dispatches the data read demand to a demand preparing means 14.例文帳に追加

ホスト装置３からデータ読込み要求があると、キャッシュメモリ管理手段１３がキャッシュメモリ１２に要求されたデータが存在するか否かを判定し、データが存在しなければ、要求／データ制御手段１１が要求作成手段１４にデータ読込み要求を渡す。 - 特許庁

Disclosed is a server and a connection destination server switching control method for switching the connection destination of the server, which reduces the total load due to content acquisition by a cache server changing the content providing server for each content when cache servers managed by different managers are connected in many stages.例文帳に追加

管理元が異なるキャッシュサーバが多段に接続される状況において、コンテンツ毎にキャッシュサーバがコンテンツ取得先サーバを変更することで、コンテンツ取得による負荷の総和を低減するサーバおよび該サーバの接続先を切替える接続先サーバ切替制御方法である。 - 特許庁

A variable printing control apparatus receives the streamed variable print data to rasterize the concerned object, stores the rasterized data of the reusable object to a cache memory so as to create image data for each page, and at the same time, deletes the reusable object designated by the identifier from the cache memory.例文帳に追加

バリアブル印刷制御装置では、ストリーム化されたバリアブル印刷データを受信し、オブジェクトをラスタライズし、再利用オブジェクトのラスタライズデータをキャッシュに保存してページ毎のイメージデータを作成すると共に、識別子で指定された再利用オブジェクトをキャッシュから消去する。 - 特許庁

When any cache mistake occurs, a control circuit 26 stores, on the basis of an access request from the CPU 11, the output data of the CPU 11 in the write buffers 22a and 22b, and reads the data of a line including the data corresponding to the access request from a main memory, and writes the data in the cache memory 21.例文帳に追加

制御回路２６は、ＣＰＵ１１からのアクセス要求に基づいて、キャッシュミスが発生した場合には、ＣＰＵ１１の出力データをライトバッファ２２ａ，２２ｂに格納するとともに、アクセス要求に対応するデータを含むラインのデータをメインメモリからデータを読み出してキャッシュメモリ２１に書き込む。 - 特許庁

In the cache memory system, each of a plurality of processors is can execute a no-data transfer store command, and each of a plurality of first storage hierarchical units outputs a transfer-control signal in response to occurrence of a cache miss hit when executing the no-data transfer store command by the corresponding processor.例文帳に追加

複数のプロセッサの各々は、データ転送なしストア命令を実行可能であり、複数の第１記憶階層部の各々は、自身に対応するプロセッサによるデータ転送なしストア命令の実行時にキャッシュミスヒットの発生に応答して転送制御信号を出力する。 - 特許庁

An ID field 12 is provided corresponding to a cache tag part 11, the block number of the blocked cache tag part 11 is set to the ID field 12, and a lock bit instructing locking or unlocking is set to a block lock control register 21 for each block number.例文帳に追加

この発明は、キャッシュタグ部１１に対応してＩＤフィールド１２を設け、ブロック化されたキャッシュタグ部１１のブロック番号をＩＤフィールド１２に設定し、ブロック番号毎にロック又はアンロックを指示するロックビットをブロックロック制御レジスタ２１に設定するように構成される。 - 特許庁

When a cache mis-hit of a cache part 13 occurs, reading of the musical sound waveform data is interrupted by a bus controller 11 and reading of a program by a control part 12 is prioritized, and a data omission of the musical sound waveform data occurring when the interruption is covered by an interpolation processing by an interpolation part 15.例文帳に追加

キャッシュ部１３のキャッシュミスヒットの時には、バスコントローラ１１により、楽音波形データの読み出しを中断させて、制御部１２によるプログラムの読み出しを優先させ、その中断の際に生じる楽音波形データの欠損は、補間部１５による補間処理で補うことになる。 - 特許庁

Whether a data subsystem is to be operated as a cache memory or as a scratchpad memory in which line fetch from an external memory is suppressed is determined, and a control bit is programmed so that the data subsystem can be operated as either the cache memory or the scratchpad memory depending on the determination result.例文帳に追加

データサブシステムをキャッシュメモリとして作動すべきか、または外部メモリからのラインフェッチを抑制するスクラッチパッドメモリとして作動すべきかを判断し、前記判断に応じて前記データサブベースをキャッシュメモリまたはスクラッチパッドメモリのいずれかとして作動させるよう、制御ビットをプログラムする。 - 特許庁

By providing a user with a simple means for viewing and changing the size of the cache of the received document and providing a simple GUI display graphical unit for enabling even the tracking of a series of the received documents or a series of other computer controlled events, the problem of cache size control is solved.例文帳に追加

受信文書のキャッシュのサイズを見て変更するための簡単な手段をユーザに提供し、一連の受信文書または一連の他のコンピュータ制御イベントのトラッキングも可能にする、簡単なＧＵＩの表示グラフィカル・ユニットを提供することにより、キャッシュ・サイズ制御の問題を解決する。 - 特許庁

In the main frame host 100, a storage control processor 102 emulates an FBA disk device 150 and a disk cache 107 built in a main storage 103 as logical variable length storage devices for a processor 101 and emulates the device 150 and the cache 107 as logical fixed length storage devices for the open system host 160.例文帳に追加

メインフレームホスト１００において、記憶制御プロセッサ１０２は、FBAディスク装置１５０と主記憶１０３上に設けたディスクキャッシュ１０７を、プロセッサ１０１に対しては論理可変長記憶装置としてエミュレートし、オープン系ホスト１６０に対しては論理固定長記憶装置としてエミュレートする。 - 特許庁

To provide a cache memory system capable of reducing the overhead of memory access, improving the utilization efficiency of a memory, a CPU, an external device for supplying data to the memory and the like, and improving the performance of the entire system, and to provide a CPU core, and a cache memory control method.例文帳に追加

本発明は、メモリアクセスのオーバーヘッドを削減すると共に、メモリやＣＰＵ、メモリにデータ供給する外部デバイス等の利用効率を上げ、システム全体の性能を向上させることの出来るキャッシュメモリシステム、ＣＰＵコア及びキャッシュメモリ制御方法を提供することを課題とする。 - 特許庁

A local snoop control unit 32 locks an address by registering a destination address into an address lock control part 33, and makes a memory access processing part 36 execute memory access, when the destination of a request is a local memory unit even for the case of a cache mistake.例文帳に追加

ローカルスヌープ制御部３２は、キャッシュミスケースであってもリクエストの宛先がローカルの記憶装置である場合には、宛先アドレスをアドレスロック制御部３３に登録してアドレスをロックし、メモリアクセス処理部３６にメモリアクセスを実行させる。 - 特許庁

When a clerk reads the bar code B5 by a bar code reader 7, its information is transferred to a control means via a LAN and the control means 2 reads the charging information corresponding to the information from the data base 4 and transfer it to the cache register 7.例文帳に追加

店員はバーコードリーダ７によりバーコードＢ５を読み取ると、その情報がＬＡＮ経由で制御手段２に転送され、制御手段２はその情報に対応する課金情報をデータベース４から読み出してレジ７に転送する。 - 特許庁

When a receiving terminal is positioned on an internal packet network, a TCP destination cache control section 206 of a transmitting terminal 200 (TCP transmission control apparatus) sets, for the internal packet network, TCP transmission control information to be used for a TCP connection established with the receiving terminal.例文帳に追加

送信端末２００（ＴＣＰ送信制御装置）のＴＣＰ宛先キャッシュ制御部２０６は、受信端末が内部パケット網に位置する場合に、受信端末との間で確立するＴＣＰコネクションで用いられるＴＣＰ送信制御情報を、内部パケット網向けに設定する。 - 特許庁

A cache controller includes a hit rate acquisition means for determining whether programs requested by a processor have been prefetched to a cache memory to acquire a hit rate, and a prefetch control means for specifying a program requested by the processor when the hit rate falls below a predetermined threshold and prefetching the program to the cache memory before the next period when the hit rate is expected to fall below the predetermined threshold.例文帳に追加

キャッシュ制御装置において、プロセッサによる要求プログラムが、キャッシュメモリにプリフェッチされているかどうかを判定し、ヒット率を取得するヒット率取得手段と、該ヒット率が所定の閾値を下回った際に前記プロセッサが要求したプログラムを特定し、該プログラムをヒット率が前記所定の閾値を下回る次の推定周期より前に、前記キャッシュメモリにプリフェッチするプリフェッチ制御手段とを有する。 - 特許庁

To provide a method for realizing read cache control using the space of a buffer memory divided into segments so as to be managed by exclusive hardware.例文帳に追加

本発明の目的は、セグメントで分割管理したバッファメモリの空間を用いたリードキャッシュ制御を専用のハードウェアによって実現することを可能にする手段を提供する事である。 - 特許庁

To provide an information processor which can suppress the physical quantity of hardware that is related to the cache coincidence assurance control and also can reduce the effect to the system performance.例文帳に追加

キャッシュ一致保証制御に関するハードウェアの物量を押さえ、かつ、システム性能への影響を低減させることが可能なキャッシュ一致制御を行う情報処理装置を提供する。 - 特許庁

To reduce mirroring processing in data writing to a cache memory to enable a high-speed operation in a storage control device for controlling a physical disk group according to a host access by a pair of controllers.例文帳に追加

一対のコントローラにより、ホストアクセスに応じて物理デイスク群を制御するストレージ制御装置において、キャッシュメモリへのデータライト時のミラーリング処理を軽減し、高速動作を可能とする。 - 特許庁

When data to be read is being read from a processor, a cache memory control device 1 detects whether or not the data expected to be read subsequently is cached.例文帳に追加

キャッシュメモリ制御装置１は、読み出し対象であるデータがプロセッサから読み出されている際に、引き続いて読み出されると予想されるデータがキャッシュされているか否かを検出する。 - 特許庁