「cache control」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A cache control part 32 has a first priority control function 35 for updating priority of rewriting 34 according to a history, and a second priority control function 36 for changing the priority 34 according to a factor other than the history.例文帳に追加

キャッシュ制御部３２は、書き換えの優先順位３４を履歴で更新する第１の優先度制御機能３５と、履歴以外の要因で優先順位３４を変更する第２の優先度制御機能３６とを備えている。 - 特許庁

To provide an instruction cache device storing the instruction block of a non-branch instruction and the instruction block of a branch destination instruction to dedicated first and second instruction caches and surely hitting the branch destination instruction in the second instruction cache and a control method therefor.例文帳に追加

非分岐命令の命令ブロックと分岐先命令の命令ブロックとを専用の第１と第２の命令キャッシュに格納し、分岐先命令が確実に第２の命令キャッシュでヒットする命令キャッシュ装置及びその制御方法にある。 - 特許庁

To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.例文帳に追加

キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁

An issuing check block 20 issues a data read request due to the cache miss to the main storage from an issuing control circuit 50 and registers the information of the request in a request buffer circuit 30, when the cache miss occurs at the time when a load request is received from a processor core.例文帳に追加

プロセッサコアからのロードリクエスト時にキャッシュミスが生じた場合、発行チェックブロック20はそのキャッシュミスによるデータ読み出しのリクエストを発行制御回路50から主記憶に発行し、そのリクエストの情報をリクエストバッファ回路30に登録する。 - 特許庁

In this disk array device, a storage control device 100 controls the residence or non-residence of data relevant to jobs within the cache memory 130 on the basis of cache residence information issued for a job processed in a server 300.例文帳に追加

ディスクアレイ装置において、ストレージ制御装置１００は、サーバ３００で処理されているジョブに関連して発行されたキャッシュ常駐化情報に基づいて、キャッシュメモリ１３０内のジョブに関連するデータの常駐化または非常駐化を制御する。 - 特許庁

Upon the receipt of a name of an apparatus that is a target of name resolution, a DNS cache control section uses the DNS cache memory 221 to search relevant entry, and when the TTL is greater than the value "0", the IP address is used for a result of the name resolution.例文帳に追加

ＤＮＳキャッシュ制御部は、名前解決の対象となる装置の名前を受け取ると、ＤＮＳキャッシュメモリ２２１で該当するエントリを検索し、そのＴＴＬが値「０」よりも大きい場合にはそのＩＰアドレスを名前解決の結果とする。 - 特許庁

To efficiently transfer image data by cache control from an external memory to a moving image decoder or the like, by preventing image data needed to generate the image data to be output to the moving image decoder from being set as an image data to be removed in a cache memory.例文帳に追加

動画デコーダに出力する画像データの生成に必要な画像データがキャッシュメモリにおいて追い出し対象となるのを回避し、外部メモリから動画デコーダ等へのキャッシュ制御による画像データの転送を効率的に実行する。 - 特許庁

To provide a cache memory control circuit that caches data in a plurality of memory spaces in a cache memory, and reduces power consumption without reducing an operating frequency of a processor or increasing the latency of memory access.例文帳に追加

複数のメモリ空間のデータをキャッシュメモリにキャッシュするキャッシュメモリ制御回路において、プロセッサの動作周波数の低減及びメモリアクセスのレイテンシの増加をさせることなく、消費電力を低減することができるキャッシュメモリ制御回路を提供する。 - 特許庁

When receiving a DNS query response from a DNS forwarder apparatus 20, a cache control part 142 caches the DNS query response in a cache DB 131 whether the received DNS query response is an authoritative response.例文帳に追加

キャッシュ制御部１４２が、ＤＮＳフォワーダ装置２０からＤＮＳクエリ応答を受信した場合に、受信したＤＮＳクエリ応答が権威のある応答であるか否かにかかわらず、そのＤＮＳクエリ応答をキャッシュＤＢ１３１にキャッシュする。 - 特許庁

When an execution address is output to the coprocessor 50 from CPU 2, a coprocessor control part 3 intercepts address output from CPU 2 to a cache memory 4, and does not supply address to the cache memory 4.例文帳に追加

ＣＰＵ２からコプロセッサ５０に対して、その実行アドレスが出力されている場合は、コプロセッサ制御部３によって、ＣＰＵ２からキャッシュメモリ４へのアドレス出力を遮断させ、キャッシュメモリ４に対してアドレス供給を行わないようにする。 - 特許庁

The program 1 acquires the physical position necessary to release resident by comparing resident control information 7 of dynamic cache resident mechanism with information of the volume catalog to delete spaces remaining on the cache memory.例文帳に追加

また、常駐管理ユティリティプログラム１は、動的キャッシュ常駐化機構常駐管理情報７とボリューム目録の情報とを比較することにより、常駐解除に必要である物理的な位置を取得し、キャッシュメモリ上に残留する領域を削除する。 - 特許庁

A cache control part 111 determines whether or not each divisional data that is a division of vector data requested by the memory request along cache line boundaries of a data array 112 has been stored in the data array 112.例文帳に追加

キャッシュ制御部１１１は、上記メモリリクエストによって要求されたベクトルデータをデータアレイ１１２のキャッシュライン境界で分割することにより得られる分割データ毎に、その分割データがデータアレイ１１２に格納されているか否かを判定する。 - 特許庁

To provide a cache memory control technology for improving through- put by reducing any unnecessary data transfer between a main memory and a cache memory, and reducing power consumption accompanying the data transfer, and relaxing the congestion of paths of the data transfer.例文帳に追加

主記憶装置とキャッシュメモリとの間の不要なデータ転送を削減して、データ転送に伴う電力消費を削減し、データ転送の経路の混雑を緩和してスループットを向上させることができるキャッシュメモリ制御技術を提供する。 - 特許庁

To provide a software cache controlling method making it possible to improve the efficiency of write back and to efficiently use an area for a cache by preventing unnecessary writing operation in write back control.例文帳に追加

ライトバックの対象データが記録装置に記録要求されるまでに、ファイル管理情報の変更により未使用領域となった場合であっても、記録装置に対して記録して不必要な書き込み動作が発生してしまうという問題を解決する。 - 特許庁

A cache memory control system is provided with a controlling part that detects a plurality of cache memories to which different segment sizes are allocated and an access unit in I/O processing from the host device and selects an optimum segment size for the access unit.例文帳に追加

キャッシュメモリ制御システムは、異なるセグメントサイズが割り当てられた複数個のキャッシュメモリ及び、上位装置からのＩ／Ｏ処理におけるアクセス単位を検出し、当該アクセス単位に最適なセグメントサイズを選択する制御部を備えている。 - 特許庁

When a communication part 20 receives content data from a server device 3, a cache control part 18 determines whether to write the content data in a cache 14 on the basis of predetermined conditions, or whether to output the content data to a processing part 12, or whether to nullify the content data.例文帳に追加

通信部２０がサーバ装置３からコンテンツデータを受信すると、キャッシュ制御部１８は予め決められた条件に基づいて、当該コンテンツデータをキャッシュ１４に書き込むか、処理部１２に出力するか、破棄するかを決定する。 - 特許庁

To quickly perform cache access for reading/writing sector data where a data part is added with a control information part with the minimum number of times of access.例文帳に追加

データ部に制御情報部が付加されたセクタデータを読み出し／書き込みするためのキャッシュアクセスが、最小のアクセス回数で高速に行えるようにする。 - 特許庁

A disk drive 1 temporarily stores recording data received from a host 20 in a cache memory 9 and properly records the data in a disk 2 through a recording control part 5.例文帳に追加

ディスクドライブ１は、ホスト20から受信した記録データをキャッシュメモリ９に一時保存し、記録制御部５を介してディスク２に適宜記録される。 - 特許庁

A reading control unit 8 reads the JPEG image in the section 9, and inputs the read image into a reproducing image processing section 5 via a read data cache section 33.例文帳に追加

読出制御部８は画像記録部９内のＪＰＥＧ画像を読み出し、読出データ一時記憶部３３を介して再生画像処理部５に入力する。 - 特許庁

To provide a control method for a disk array apparatus for determining the apparatus state of the disk array apparatus based on a data saving possibility of a cache memory.例文帳に追加

キャッシュメモリについてのデータ退避の可否に基づいて、ディスクアレイ装置の装置状態を決定するディスクアレイ装置制御方法を提供する。 - 特許庁

A control section 13 stores the next memory address of the memory address of the data read out of the cache memory 14 by the previous access in a sequential processing address list.例文帳に追加

制御部１３は、順次処理番地リストに、前回のアクセスによりキャッシュメモリ１４から読み出されたデータの記憶番地の次の記憶番地を記憶させる。 - 特許庁

The control part 102 reads at least the AV data or the map data required to start the electronic apparatus 100 from the cache memory 105 and processes it.例文帳に追加

更に、制御部１０２は、電子装置１００の起動に必要なＡＶデータ及び地図データの少なくとも一方をキャッシュメモリ１０５から読み出し、処理する。 - 特許庁

Furthermore, referring to the control information table 23, it is determined whether or not to execute flush processing of processing data from the cache memories 15, 16 to the data buffer 24.例文帳に追加

さらに、制御情報テーブル２３を参照して、キャッシュメモリ１５，１６からデータバッファ２４への処理データのフラッシュ処理を実行するか否かを決定する。 - 特許庁

A master device 1 in the data base device caches a data base 3a to be frequently utilized in a cache area 216 included in a control processor 21 built in a data processor 2.例文帳に追加

上位装置１は、キャッシュ指示43によって、データ処理装置２の制御プロセッサ21内のキャッシュエリア216 に、良く利用するデータベース3aのキャッシュを保持させる。 - 特許庁

This cache flow control system 10 is provided with offsetting means 15C, 15T, and 15Di and a store account transferring means 17.例文帳に追加

キャッシュフローを制御するキャッシュフロー制御システム１０において、相殺手段１５Ｃ、１５Ｔ及び１５Ｄｉと店舗口座振り込み手段１７を備える。 - 特許庁

The cache server device transmits the bit stream in which the bit stream received first is coupled with the control information received later to terminal equipment 203 or the like.例文帳に追加

キャッシュサーバ装置は、先に受信したビットストリームと後から受信した制御情報を結合したビットストリームを端末装置２０３等に送信する。 - 特許庁

The cache memory processes each store request, according to one of the write allocation system and the non-write allocation system assigned by the allocation control signal.例文帳に追加

キャッシュメモリは、ライトアロケート方式と非ライトアロケート方式のうちアロケート制御信号で指定される一方に従って、各々のストアリクエストを処理する。 - 特許庁

This control unit comprises a means for assigning, according to the response time of each device connected to a disc array device, part of a cache capacity on a disc array exclusively to the device.例文帳に追加

ディスクアレイ装置に接続された各デバイスの応答時間に応じて、ディスクアレイ上のキャッシュ容量の一部をデバイス専用に割り当てる手段を有する。 - 特許庁

A control means 4 in the video writer 1 transmits the index data on a cache memory 6 to the video reader 20 according to the reading request.例文帳に追加

映像書き込み装置１内の制御手段４は、この読み出し要求に応じて、キャッシュメモリ６上のインデックスデータを映像読み出し装置２０に送る。 - 特許庁

A cache control unit 400 assigns input selectors 200-230 so that data of the buffer memories used is cached by at least one of the memory units.例文帳に追加

キャッシュ制御ユニット４００は、使用されるバッファメモリのデータが少なくとも一つのメモリユニットでキャッシュされるよう、インプットセレクタ２００〜２３０を割り当てる。 - 特許庁

The disc control apparatus includes cache memories 23a2-23d2 which are volatile memories for temporarily storing data exchanged between the host device and the HDD.例文帳に追加

ディスク制御装置は、ホスト装置とＨＤＤとの間で授受されるデータを一時的に記憶する揮発性メモリであるキャッシュメモリ２３ａ２〜２３ｄ２を備える。 - 特許庁

In addition, the control part transmits the credential letter obtained this time or already stored in the cache region to the application server, to start the use of the service.例文帳に追加

また、制御部は、今回取得するか、既にキャッシュ領域に記憶された信任状を、アプリケーションサーバに送信し、そのサービスの利用を開始する。 - 特許庁

To provide an information reproducing device which can be reduced in electric power consumption by cache control assuming a user's operation or decreasing of access frequencies to media.例文帳に追加

ユーザの操作を想定したキャッシュ制御や、メディアへのアクセス頻度を減少することで、消費電力削減を可能とした情報再生装置を提供する。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

This cache controller prefetching an instruction code from a memory and storing it into the cache has: an address output part outputting a prefetch address corresponding to a comparison address when an instruction fetch address from a processor accords with the comparison address; and a load control part loading the instruction code to the cache from the outputted prefetch address of the memory.例文帳に追加

命令コードをメモリからプリフェッチしてキャッシュに格納させるキャッシュコントローラであって、プロセッサから命令フェッチアドレスが比較アドレスに一致したときには、比較アドレスに対応するプリフェッチアドレスを出力するアドレス出力部と、出力されたメモリのプリフェッチアドレスからキャッシュに命令コードをロードするロード制御部と、を有することを特徴とするキャッシュコントローラ。 - 特許庁

To provide a cache system and a cache control method therefor that, when a fault is detected during the execution of a microcode, achieve the improvement of instruction rewrite success rate by writing data contents executed with a microcode preceding the microcode in execution back into a cache memory, in a processor that unwinds an instruction code into the microcodes to execute it.例文帳に追加

命令コードをマイクロコードに展開して実行するプロセッサにおいて、マイクロコード実行中に障害を検出した場合、当該マイクロコードに先行するマイクロコードにより実行されたデータ内容をキャッシュメモリに書き戻す事により、命令リトライ成功率の向上を実現するキャッシュシステムとそのキャッシュ制御方法を提供する。 - 特許庁

When receiving the second prefetch start instruction, the multiblock prefetch control part specifies a plurality of cache blocks to be transferred on the basis of prefetch object area information included in the instruction and the size of the cache blocks, performs scheduling so as to transfer the plurality of cache blocks within an execution time of a prescribed process and outputs a transfer instruction.例文帳に追加

また、マルチブロックプリフェッチ制御部は、第2prefetch開始命令を受信した場合、当該命令に含まれるプリフェッチ対象領域情報とキャッシュブロックの大きさとに基づき、転送すべき複数のキャッシュブロックを特定し、複数のキャッシュブロックを所定の処理の実行時間内で転送するようにスケジューリングし、転送指示を出力する。 - 特許庁

In the case that the instruction inputted from the outside indicates the floating point division instruction, a cache control circuit 2 discriminates whether or not the dividend and the divisor respectively corresponding to the Y operand and the Z operand are stored in a cache memory 3, and in the case that they are stored, reads and outputs a quotient stored in the cache memory 3 corresponding to them.例文帳に追加

キャッシュ制御回路２は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されているかどうかを判別し、記憶されている場合には、これらと対応付けてキャッシュメモリ３に記憶されている商を読み出して出力する。 - 特許庁

When the flag indicates that the data is invalid, the computer 20 requests the security server 10 to transmit the access control rule, and causes the cache 26 to retain the access control rule 28 transmitted from the security server 10.例文帳に追加

計算機２０は、フラグが無効を示す場合、セキュリティサーバ１０に、アクセス制御ルールの送信を要求し、キャッシュ２６に、セキュリティサーバ１０から送信されたアクセス制御ルール２８を保持する。 - 特許庁

Concerning the information processor of a multiprocessor system connecting plural processors and plural main memories through a switch type main memory controller, while adopting a control system for performing the coherence control of a cache by holding the copy of the tag of the cache and while relaxing performance reduction caused by false sharing, barrier synchronism between processors is performed at a high speed.例文帳に追加

複数のプロセッサと複数の主記憶をスイッチ型主記憶制御装置で接続したマルチプロセッサ方式の情報処理装置で、キャッシュのコヒーレンス制御をキャッシュのタグのコピーを保持することにより行う制御方式をとりながら、フォールスシェアリングによる性能低下を緩和しつつ、プロセッサ間のバリア同期を高速に行う。 - 特許庁

Second control means 220, having cache memory means 230, obtains the table through the first control means 120, stores the table in the cache memory means 230, and returns the first record of the table to a COBOL program 210 when a READ command is sent from the COBOL program 210 to the table of the relational database 110 and when the READ command is the first command to the table.例文帳に追加

第2の制御手段220は、キャッシュ記憶手段230を有し、COBOLプログラム210からリレーショナルデータベース110のテーブルに対してREAD命令が出されたとき、テーブルに対する1回目のREAD命令であれば、第1の制御手段120を通じてテーブルを取得してキャッシュ記憶手段230に記憶すると共にテーブルの1つ目のレコードをCOBOLプログラム210に返却する。 - 特許庁

A normal write instruction (write and storage) 11, corresponding to a conventional cache control method and the write instruction 12 for a cache error are respectively prepared as being different instructions in the instruction set 10 of a general purpose processor 1.例文帳に追加

汎用プロセッサ１の命令セット１０中に従来のキャッシュ制御手法に従う通常のライト命令（書込み、ストア）１１と、本発明の一実施例によるキャッシュ制御手法に従うキャッシュ・ミス用ライト命令１２とが夫々別の命令として用意されている。 - 特許庁

An attribute information acquiring means 73 acquires attribute information corresponding to the detected radio identifier, and an attribute information cache control means 320 controls the storage operation of attribute information to an attribute information cache means 71 based on the detection duration.例文帳に追加

属性情報取得手段７３は検出された無線識別子に対応する属性情報を取得し、属性情報キャッシュ制御手段３２０は検出継続時間に基づいて属性情報キャッシュ手段７１への属性情報の格納の動作を制御する。 - 特許庁

A control part 200 in an HDD controller 100 caches a part or whole part of data to be recorded in an HDD for cache, and transfers the data to an HDD for preservation so that the data can be preserved, and that data to be reproduced can be reproduced from the HDD for cache or the HDD for preservation.例文帳に追加

HDDコントローラ100内の制御部200は、記録対象であるデータの一部または全部をキャッシュ用HDDにキャッシュしたうえで保存用HDDに転送して保存させるとともに、再生対象であるデータを上記キャッシュ用HDDまたは上記保存用HDDから再生させる。 - 特許庁

This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided.例文帳に追加

チャネルＩＦ部と、ディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード／ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御装置において、複数のディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。 - 特許庁