「capacitance reduction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor optical element capable of balancing reduction of capacitance with high conversion efficiency.例文帳に追加

低容量化と高い変換効率とを両立し得る半導体光素子を提供する。 - 特許庁

To provide a method for producing a capacitance type touch panel, allowing reduction of production cost.例文帳に追加

製造コストを削減可能な静電容量式タッチパネルの製造方法を提供する。 - 特許庁

To provide an electrostatic capacitance type pressure sensor capable of achieving cost reduction and miniaturization.例文帳に追加

低コスト化かつ小型化を実現できる静電容量型圧力センサを提供すること。 - 特許庁

To provide a laminated capacitor capable of suppressing capacitance reduction and capacitance dispersion even when displacement in lamination occurs and capable of reducing also crosstalk.例文帳に追加

積層ずれが発生しても容量低下と容量のばらつきを抑制でき、クロストークの低減も可能な積層コンデンサを提供する。 - 特許庁

To provide a semiconductor device that contributes reduction in output capacitance Coss through reduction in Cdsub and to provide a method of manufacturing the same.例文帳に追加

Ｃdsubの低減化を通じて、出力容量Ｃossの低減化に寄与する半導体装置及びその製造方法を提供する。 - 特許庁

To optimize a layout design by reducing wiring capacitance of a path and by enabling delay reduction.例文帳に追加

パスの配線容量を削減し、遅延低減を図ることにより、レイアウト設計を最適化すること。 - 特許庁

To provide a solid-state electrolytic capacitor capable of suppressing reduction of electrostatic capacitance due to heat load.例文帳に追加

熱負荷による静電容量の低下を抑制することが可能な固体電解コンデンサを提供する。 - 特許庁

Also since the gate electrode layer 17D acts to add resistance components to gate/drain capacitance, capacitance reduction in the high-frequency region can be attained.例文帳に追加

また、ゲート電極層１７Ｄは、ゲート−ドレイン間容量に対して抵抗成分を付加するように作用するので、高周波領域での容量低減が可能となる。 - 特許庁

In this memory device, capacitance between floating gate electrodes FG is lowered for a reduction in capacitance between memory cells, and this reduces mutual interference between the memory cells.例文帳に追加

これにより、浮遊ゲート電極ＦＧ間の電気容量を小さくすることができ、メモリセル間の電気容量を低減し、互いの干渉を小さくすることができる。 - 特許庁

To provide a semiconductor integrated circuit, which is improved in such a way that the input capacitance and the output capacitance of an IC can be reduced, to correspond to a reduction in the capacitance of a board interconnection due to the high speed of a system.例文帳に追加

システムの高速化によるボード配線の容量低減に対応して、ＩＣの入力容量、出力容量の低減が可能になるように改良された半導体集積回路を提供することを主要な目的とする。 - 特許庁

To provide a semiconductor device for enabling reduction in size of a forming area and acquisition of capacitance of a capacitor.例文帳に追加

形成面積の縮小化とキャパシタの容量の確保との両立を可能にする半導体装置を提供する。 - 特許庁

The reduction amount of the potential (ΔVc') of the first node 750 is also suppressed by the parasitic capacitance or the like of the drive transistor.例文帳に追加

このときも、第１ノード７５０の電位低下量（ΔＶｃ'）は駆動トランジスタの寄生容量などにより抑制される。 - 特許庁

Higher throughput speeds in the address and data paths can be obtained by the significant reduction in undesired parasitic capacitance.例文帳に追加

不所望な寄生容量の大幅な低減により、アドレスおよびデータ経路でのより高いスループット速度が可能になる。 - 特許庁

So, both reduction in contact resistance and increase in capacitor capacitance due to increase in specific surface area are realized.例文帳に追加

これらにより、比表面積の増大によるキャパシタ容量の増大と接触抵抗の低減を同時に実現する。 - 特許庁

To prevent reduction of image quality caused by parasitic capacitance generated between a video signal line and a pixel electrode in a liquid crystal display, and to suppress reduction in a numerical aperture.例文帳に追加

液晶表示装置の映像信号線と画素電極との間に生じる寄生容量に起因した画質の低下を防ぐとともに、開口率の低下を抑える。 - 特許庁

Thus, equivalent input capacitance, formed by the mirror effect due to the parasitic capacitance, is eliminated, then the load is not imposed on the control circuit 26, and then reduction of power consumption and the miniaturization are realized.例文帳に追加

その結果、寄生容量が原因でミラー効果により形成される等価入力容量が解消し、制御回路２６に負担がかからず低消費電力化、小型化を実現できる。 - 特許庁

To securely prevent reduction of an oxygen barrier when a capacitance insulating film is crystallized in a semiconductor device having the capacitance insulating film using ferroelectric or high dielectric.例文帳に追加

強誘電体又は高誘電体を用いた容量絶縁膜を有する半導体装置において、容量絶縁膜の結晶化時に酸素バリアが還元されることを確実に防止する。 - 特許庁

To provide the manufacturing method of semiconductor which is capable of contriving the reduction and the microfabrication of an interlevel membrane capacitance and a capacitance between wirings of a semiconductor device, and which is capable of reducing the manufacturing man-hour of the semiconductor.例文帳に追加

半導体装置の層間膜容量、配線間容量の低減及び微細化を図るとともに、半導体製造工数の低減が可能な半導体製造方法を提供する。 - 特許庁

In a normal operation in which static discharge does not occur, a capacitance reduction circuit maintains reverse bias in the electrostatic protection diode so that the capacitance of the diode is lower than a predetermined value.例文帳に追加

静電放電が起きない通常動作時には、容量削減回路が静電保護ダイオード内の逆バイアスを維持して、ダイオードの容量が所定値より低くなるようにする。 - 特許庁

To provide an electrolytic solution for driving an electrolytic capacitor, which can restrain reduction of capacitance and rise of tanδ of an electrolytic capacitor.例文帳に追加

電解コンデンサの容量減少、ｔａｎδ上昇の抑制が可能な電解コンデンサの駆動用電解液を提供する。 - 特許庁

To provide a capacitance type sensor sheet that can suitably illuminate an operation part, while having a structure that enables reduction in thickness.例文帳に追加

薄型化が可能な構造を有しつつ、操作部を好適に照明することができる静電容量式センサシートを提供する。 - 特許庁

To achieve a thin separator with superior mechanical strength, and to attain the miniaturization of an electric double layer capacitor device as a whole, and reduction in resistance and an increase in capacitance caused by reduction of a separator wall thickness, since any form variation cannot be generated and a conventional electrode support-type separator cannot attain the size reduction and the capacitance increase.例文帳に追加

従来の電極支持型セパレータでは形状変化を起こし達成することができない、優れた機械的強度を有した薄肉のセパレータを実現し電気二重層キャパシタ装置全体の小型化やセパレータ肉厚低減による低抵抗化および静電容量増加を達成することを目的とする。 - 特許庁

To simultaneously obtain high speed in a DRAM mode by BL capacity reduction and a sufficient BL capacitance in an FRAM mode by separately setting a capacitance on a BL depending on whether the mode is the DRAM mode or the FRAM mode.例文帳に追加

ＤＲＡＭモードとＦＲＡＭモードとでＢＬ上の容量を別個に設定することで、ＤＲＡＭモードでのＢＬ容量軽減化による高速化と、ＦＲＡＭモードでのＢＬ容量確保を両立する。 - 特許庁

To provide a transistor whose overlap capacitance can be reduced, thereby obtaining a shift register circuit which prevents a reduction in a power supply voltage margin.例文帳に追加

オーバーラップ容量を小さくすることが可能なトランジスタを提供し、電源電圧マージン低下を防止したシフトレジスタ回路を得る。 - 特許庁

To provide an electrochemical capacitor in which reduction of electric capacitance of a negative electrode can be inhibited sufficiently even if charge/discharge cycle is repeated.例文帳に追加

充放電サイクルを繰り返しても、負極の電気容量の低下を十分に抑制できる電気化学キャパシタを提供すること。 - 特許庁

To provide a solid electrolytic capacitor that suppresses the caused reduction of its capacitance by its thermal load, and to provide a method of manufacturing the same.例文帳に追加

熱負荷による静電容量の低下を抑制することが可能な固体電解コンデンサおよびその製造方法を提供する。 - 特許庁

To provide a semiconductor device in which thinning of a base layer and reduction in size are realized while preventing the collector-base parasitic capacitance from increasing.例文帳に追加

コレクタ・ベース間の寄生容量の増大化を防止しつつ、ベース層の薄膜化と小型化を実現した半導体装置を提供する。 - 特許庁

Furthermore, since a wiring capacitance is reduced by increasing the wiring pitch, high speed of a circuit and reduction of cross talk noise can be realized.例文帳に追加

また、配線ピッチを大きくすることにより、配線間容量が小さくなるため、回路の高速化及びクロストークノイズの低減が図れる。 - 特許庁

To easily make the reduction of the occupied area of a capacitor compatible with ensuring of the capacitance in a semiconductor device having the capacitor.例文帳に追加

キャパシタを有する半導体装置において、キャパシタの占有面積の縮小と静電容量の確保を容易に両立すること。 - 特許庁

To provide an electromechanical conversion device which reduces parasitic capacitance and prevents the increase of noise, the reduction of band width, and the deterioration of sensitivity.例文帳に追加

寄生容量を低減して、ノイズの増大、帯域幅の減少や感度の低下を防止することができる電気機械変換装置を提供する。 - 特許庁

To sufficiently suppress an output voltage pulsation due to a DC voltage ripple by a three-phase voltage unbalance or a capacitance reduction of a capacitor.例文帳に追加

３相電圧不平衡、コンデンサ容量低減などによる直流電圧リプルに起因する出力電圧脈動を十分に抑制する。 - 特許庁

To provide an electromechanical transducer device satisfying both reduction in parasitic capacitance between electromechanical transducer elements and improvement in a fill factor.例文帳に追加

電気機械変換部間の寄生容量の低減とフィルファクターの向上を両立することができる電気機械変換装置を提供する。 - 特許庁

To provide a piezoelectric laminated component capable of lowering the entire capacitance while suppressing the reduction of the generation force of the displacement of vibrations.例文帳に追加

振動の変位の発生力の低減を抑制しつつ全体の静電容量を低下させることができる圧電積層部品を提供する。 - 特許庁

To obtain a polarizable electrode for an electric double layer capacitor by which a reduction of an internal resistance and an increase of a capacitance density can be planned.例文帳に追加

内部抵抗の低減とともに静電容量密度の増大を図ることができる電気二重層キャパシタ用分極性電極を得る。 - 特許庁

To provide a current mirror circuit which can be formed on a semiconductor substrate easily by making a capacitance of a capacitor for noise reduction small.例文帳に追加

ノイズ低減用のコンデンサの容量を小さくすることで、半導体基板上に容易に形成可能にしたカレントミラー回路を提供する。 - 特許庁

To provide a semiconductor device which meets minimum specifications of an input terminal capacitance corresponding to a reduction in the size of a chip such as a high-speed DRAM.例文帳に追加

高速ＤＲＡＭのようなチップサイズの縮小化に対応した入力端子容量の最小規格を満たす半導体装置を提供する。 - 特許庁

To promote the miniaturization and speedup of an MISFET by making the suppression of the short channel effect compatible with the reduction of the p-n junction capacitance.例文帳に追加

短チャネル効果の抑制とｐｎ接合容量の低減とを両立させることによって、ＭＩＳＦＥＴの微細化、高速化を推進する。 - 特許庁

To provide a method of increasing the capacitance of an integrated circuit element employing a nano-tube and contrive simplification of the process as well as reduction of the manufacturing cost.例文帳に追加

ナノチューブを用いた集積回路素子の容量を増加させる方法を提供し、プロセスの簡便化および製造コストの引き下げを図る。 - 特許庁

To resolve the reduction of the detection sensitivity of a vibration gyro of a type where the detection of an input angular speed is performed on the basis of the change of electric capacitance.例文帳に追加

入力角度速度の検出を静電容量の変化で行なう型式の振動ジァイロの検出感度の低減を解消する。 - 特許庁

To provide a semiconductor device in which high-speed operation of a field effect transistor formed by using an n type GaN substrate is realized by reduction of parasitic capacitance.例文帳に追加

寄生容量低減によって、ｎ型ＧａＮ基板を用いて形成される電界効果トランジスタの高速動作を可能とした半導体装置を提供する。 - 特許庁

To provide a capacitor which suppresses capacitance reduction caused by application of an abnormal voltage, and enhances a fail safe function which extends lifetime of the capacitor.例文帳に追加

異常電圧の印加による静電容量の低下を抑制し、コンデンサの寿命を延ばすことができるフェールセーフ機能を高めたコンデンサを提供する。 - 特許庁

To provide a noise reduction circuit that makes it easy to take EMC measures by selecting capacitance between a signal ground and a frame ground of electronic control equipment.例文帳に追加

電子制御機器のシグナルグランドとフレームグランド間のコンデンサ容量を選択できるようにし、ＥＭＣ対策を容易にするノイズ低減回路を提供する。 - 特許庁

To attain reduction of memory capacitance for storing data and acceleration of arithmetic processing in an arithmetic unit which implements FFT (or IFFT) processing by means of hardware.例文帳に追加

ＦＦＴ（又はＩＦＦＴ）処理をハードで実現する演算装置において、データを格納するためのメモリ量の削減と、演算処理の高速化を図る。 - 特許庁

To suppress the reduction of an aperture ratio of a pixel and to reduce parasitic capacitance in a configuration with a plurality of sub-pixels in one pixel.例文帳に追加

一つの画素に複数の副画素を備える構成において、画素の開口率の低下を抑制するとともに、寄生容量の低減を図ること。 - 特許庁

To provide a method for manufacturing an electrode foil for an aluminum electrolytic capacitor that is effective for an increase in capacitance, improvement of waterproof, and reduction of leakage current.例文帳に追加

静電容量の増大、耐水性の向上、漏れ電流の低減に効果のあるアルミニウム電解コンデンサ用電極箔の製造方法を提供する。 - 特許庁