「cascode」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A base voltage control circuit 106 is connected to a base of a cascode connection transistor 105 connected between a drive circuit 101 and a laser 104, and an LD anode voltage control circuit 107 is connected to an anode of the laser 104.例文帳に追加

駆動回路１０１とレーザ１０４との間に接続されているカスコード接続トランジスタ１０５のベースにベース電圧制御回路１０６が接続され、レーザ１０４のアノードにＬＤアノード電圧制御回路１０７が接続されている。 - 特許庁

A plurality of adjusting circuits 20 of the same configuration, capable of selectively connecting by a control signal CON, is provided between an input terminal 11 and an input node NI of a cascode amplifier 30, parallel to a fixed type capacitor 12.例文帳に追加

入力端子１１とカスコード増幅器３０の入力ノードＮＩの間に、固定のキャパシタ１２と並列に、制御信号ＣＯＮによって選択的に接続することができる同一構成の複数の調整回路２０を設ける。 - 特許庁

The pseudo-differential current-mode receiver includes a regulated cascode buffer, which buffers a received data current, makes its input impedance decreased and its output impedance decreased, to generate a buffered data current.例文帳に追加

擬似差動電流モード受信機は、受信されたデータ電流をバッファリングして、入力インピーダンスは減少させ出力インピーダンスは増加させることによって、バッファリングされたデータ電流を生成するためのレギュレイティドカスコードバッファーを含む。 - 特許庁

Since this amplifier eliminates the need for a ground capacitor whose capacitance is liable to be large and the constant voltage source 20 is employed in place of a breeder resistor for the TR Q2, the cascode oscillation circuit can be operated at a low voltage with a satisfactory output amplitude.例文帳に追加

この増幅器が大容量となりがちな接地用コンデンサを必要としないことと、トランジスタＱ_２のブリーダ抵抗の代わりに定電圧源手段２０を使用するため、満足な出力振幅で低電圧動作が可能である。 - 特許庁

A cascode-connected circuit 11 is composed of a source-grounded transistor M_1, a gate-grounded transistor M_2 and a load resistance R_L, and a first inductor L_1 is disposed between a drain terminal of the source-grounded transistor M_1 and a source terminal of the gate-grounded transistor M_2.例文帳に追加

ソース接地トランジスタＭ_1、ゲート接地トランジスタＭ_2、および負荷抵抗Ｒ_Lからカスコード接続回路１１を構成し、ソース接地トランジスタＭ_1のドレイン端子とゲート接地トランジスタＭ_2のソース端子と間に第１のインダクタＬ_1を設ける。 - 特許庁

A base voltage control circuit 106 and an LD anode voltage control circuit 107 are connected to a controller 102, and the LD anode voltage and the base voltage of the cascode connection transistor are varied along with the driving current of the laser.例文帳に追加

ベース電圧制御回路１０６およびＬＤアノード電圧制御回路１０７はコントローラ１０２に接続され、レーザの駆動電流に応じてＬＤアノード電圧とカスコード接続トランジスタのベース電圧とを可変させる。 - 特許庁

In the buffer circuit which is formed of cascode-connected transistors Q1 to Q4 and inductors L1, L2, variable capacity diodes D1, D2 constituting a time constant circuit element are connected to a source terminal side of transistors Q3, Q4.例文帳に追加

カスコード接続されたトランジスタＱ１〜Ｑ４とＬ１、Ｌ２ インダクタＬ１、Ｌ２により形成されているバッファ回路において、時定数回路素子を構成する可変容量ダイオードＤ１、Ｄ２をトランジスタＱ３、Ｑ４のソース端子側に接続したもの。 - 特許庁

A power amplification circuit 111 constituting the driving circuit of an ink jet head comprises a differential amplification circuit functioning as an emitter grounded amplification circuit consisting of transistors Q_11 and Q_12 in cascode connection with mirror effect compensation transistors Q_13 and Q_14.例文帳に追加

インクジェットヘッドの駆動回路を構成する電力増幅回路１１１は、エミッタ接地増幅回路として機能する差動増幅回路を備え、これを構成するトランジスタＱ_１１、Ｑ_１２に、ミラー効果補償用トランジスタＱ_１３、Ｑ_１４が各々カスコード接続されている。 - 特許庁

An electrostatic protective circuit exclusive between an output terminal and a grounding terminal (or a power supply terminal) is provided, and the output circuit connected in parallel to the electrostatic protective circuit is constituted of the cascode connection of the first MOS transistor source drain region formed by a silicide formation, and the second MOS transistor.例文帳に追加

出力端子と接地端子間（または電源端子間）に専用の静電保護回路が設けられており、この静電保護回路と並列接続された出力回路は、ソース・ドレイン領域の全域がシリサイド化された第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのカスコード接続で構成されている。 - 特許庁

The transimpedance amplifier is equipped with a MOS transistor Q1 whose gate is grounded via a capacitor CG1 for an alternate current and a MOS transistor Q2 that is subjected to cascode connection with the MOS transistor Q1, whose gate is grounded via a capacitor CG2 for the alternate current, and further whose drain is connected to a load resistor RL.例文帳に追加

この発明は、ゲートをコンデンサＣＧ１で交流的に接地させたＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１とカスコード接続され、ゲートをコンデンサＣＧ２で交流的に接地させるとともにドレインに負荷抵抗ＲＬを接続させたＭＯＳトランジスタＱ２とを備えている。 - 特許庁

The semiconductor device includes a normally-on hetero junction field effect transistor 100 having high withstand voltage; and a hetero junction field effect transistor 100 operating equally to that of a normally-off type, by forming a normally-off insulating gate type field effect transistor 200 into monolithic and connecting them in cascode.例文帳に追加

高耐圧を有するノーマリオン型のヘテロ接合電界効果トランジスタ１００とノーマリオフ型の絶縁ゲート型電界効果トランジスタ２００をモノリシックに形成し、それらをカスコード接続することによって、ノーマリオフ型と同等の動作をするヘテロ接合電界効果トランジスタ１００を備えた構成とする。 - 特許庁

The first and second sense-up signals and the first and second cascode signals are selectively transmitted to first and second output control signals, and then outputted as first and second MUX output signals by a dynamic MUX section responding to a predetermined selection signal.例文帳に追加

第１及び第２センスアンプ信号または第１及び第２カスコード信号は、スイッチ部を通じて選択的に第１及び第２出力制御信号に伝達された後、所定の選択信号に応答するダイナミックＭＵＸ部により第１及び第２ＭＵＸ出力信号として出力する。 - 特許庁

To independently form a grounding potential GND coming into contact with a P type isolation region surrounding an outer periphery of transistors constituting a cascode circuit, whereby a leakage to the input terminal side of a reception signal of a local oscillator signal component is suppressed to the minimum.例文帳に追加

ＩＣチップ小型化に伴い、ダブルバランストミキサ回路の上段部から下段部への局部発振器信号の漏洩経路として、配線を経由する従来のもの以外に、ダブルバランストミキサ部とカスコード部の間のＰ^+型分離領域が持つ寄生容量を経由するものの割合が高まり、ローカル漏洩特性が劣化する。 - 特許庁

A cascade circuit to which TRs 6 and 7, a constant current source 5, resistors 10 and 11, and TRs 8 and 9 are added is provided, the base of a PNP TR 14 is connected to the emitters of the differential TRs 6 and 7, and the emitter is connected to the bases of TRs 8 and 9 constituting the cascode circuit and a bias current source 12 via a resistor 13.例文帳に追加

トランジスタ（６、７）、定電流源（５）およびび抵抗（１０、１１）トランジスタ（８、９）を付加したカスコード回路を備え、差動トランジスタ（６、７）のエミッタにＰＮＰトランジスタ（１４）のベースが接続され、そのエミッタは抵抗（１３）を介してカスコード回路を構成するトランジスタ（８，９）のベースとバイアスの電流源（１２）に接続される。 - 特許庁

A field-effect transistor for high frequency having a characteristic similar to that of a vacuum tube is used, a drain ground amplifier is cascode-connected to a gate ground amplifier, the variable part of the common source resistor is replaced by the field-effect transistor for high frequency, and the gate bias is changed with the external control voltage, thereby setting the oscillation level.例文帳に追加

真空管と同様な特性をもつ高周波用電界効果トランジスタを用い、ドレイン接地増幅器とゲート接地増幅器をカスコード接続し、それらの共通ソース抵抗の可変部分を高周波用電界効果トランジスタに換えゲートバイアスを外部制御電圧によって変えることによって発振レベルを設定する。 - 特許庁

A normally-on type SiC-JFET 2 and a normally-off type Si-MOSFET 4 constituting a hybrid power device are cascode-connected by mutually connecting sources and drains of the FETs 2 and 4, and a gate of the SiC-JFET 2 and a source of the Si-MOSFET 4 are connected via a switching speed adjusting resistor 10.例文帳に追加

ハイブリッドパワーデバイスを構成するノーマリオン型のＳｉＣ−ＪＦＥＴ２とノーマリオフ型のＳｉ−ＭＯＳＦＥＴ４とは、各ＦＥＴ２、４のソース及びドレインを互いに接続することによりカスコード接続されており、ＳｉＣ−ＪＦＥＴ２のゲートとＳｉ−ＭＯＳＦＥＴ４のソースはスイッチング速度調整用の抵抗１０を介して接続されている。 - 特許庁

A gate bias voltage in a source ground FET (or base bias voltage in emitter ground bipolar transistor) and a drain bias voltage in an RF gate ground FET (or collector bias voltage in a base ground bipolar transistor) are independently set by applying bias voltage to a connection part of both FETs (or both bipolar transistors) of the cascode circuit.例文帳に追加

カスコード回路の両ＦＥＴ（または両バイポーラトランジスタ）の接続部にバイアス電圧を印加することで、ソース接地ＦＥＴにおけるゲートバイアス電圧（またはエミッタ接地バイポーラトランジスタにおけるベースバイアス電圧）と、ＲＦゲート接地ＦＥＴにおけるドレーンバイアス電圧（またはベース接地バイポーラトランジスタにおけるコレクタバイアス電圧）とを、独立に設定できる。 - 特許庁

The cascode connection circuit of two field effect transistors (hereinafter, referred to "FET") comprises a first FET having a grounded source, a second FET having a source connected with the drain of the first FET, and a Schottky barrier diode having an anode connected with the source of the first FET, and a cathode connected with the gate of the second FET.例文帳に追加

２つの電界効果型トランジスタ（以下、「ＦＥＴ」という。）がカスコード接続されたカスコード接続回路であって、ソースが接地された第１のＦＥＴと、ソースが第１のＦＥＴのドレインに接続された第２のＦＥＴと、アノードが第１のＦＥＴのソースに接続され、カソードが第２のＦＥＴのゲートに接続されたショットキーバリアダイオードとを備えている。 - 特許庁

In the amplifier which can switch the gain to distribute a current to run to a load circuit by operating cascode transistors 17, 18, 19 and 20 selectively, a parallel resonance circuit comprised of an inductor 21 and a capacity 22, and a series resonance circuit comprised of the inductor 23, the capacity 24 and a resistance 25 are made to be the load circuits of an output node.例文帳に追加

カスコードトランジスタ１７，１８，１９，２０を選択的に動作させることにより、負荷回路に流れる電流を分配する利得切り換え可能な増幅器において、インダクタ２１と容量２２からなる並列共振回路およびインダクタ２３と容量２４と抵抗２５からなる直列共振回路を出力ノードの負荷回路とする。 - 特許庁

The cascode-connected high voltage group III nitride rectifier package consists of a group III nitride transistor 230 having an anode of a diode 220 stacked on the group III nitride transistor 230, and a punched lead frame including a first bend lead 212b coupled to a gate of the group III nitride transistor and the anode of the diode, and a second bend lead 212a coupled to a drain of the group III nitride transistor.例文帳に追加

III族窒化物トランジスタ２３０の上にスタックしたダイオード２２０のアノードと、III族窒化物トランジスタのゲートおよびダイオードのアノードに結合した第１の屈曲リード２１２ｂおよびIII族窒化物トランジスタのドレインに結合した第２の屈曲リード２１２ａを含む打抜きリードフレームとを有するIII族窒化物トランジスタからなる。 - 特許庁

In an AB class operational amplifier 100, all transistors configuring the AB class operational amplifier 100 in a low supply voltage are made to be operated within a saturation area by making threshold voltages of transistors M17, M18 for configuring an output stage 5 higher than the sum of saturation drain voltages of transistors configuring cascode connection stages 3, 4 connected to the output stage 5.例文帳に追加

ＡＢ級演算増幅器１００では、出力段５を構成するトランジスタＭ１７、Ｍ１８の閾値電圧を、前記出力段５に接続されたカスコード接続段３、４を構成するトランジスタの飽和ドレイン電圧の和よりも高くすることにより、低電源電圧においてＡＢ級演算増幅器１００を構成する全てのトランジスタを飽和領域内で動作させる。 - 特許庁

A cell includes a current source including: a transistor M1-1 arranged in a region 10-1 and connected to either a power source or ground; a transistor M2-1 arranged in a region 20-1 and directly or indirectly cascode-connected to the transistor M1-1; and metal wiring L-1 for electrically connecting the region 10-1 and the region 20-1.例文帳に追加

セルは、領域１０−１に配置され電源及びグランドのいずれか一方に接続されるトランジスタＭ１−１と、領域２０−１に配置されトランジスタＭ１−１と直接的または間接的にカスコード接続されるトランジスタＭ２−１と、領域１０−１と領域２０−１とを電気的に接続する金属配線Ｌ−１とを含む電流源を含む。 - 特許庁

The output circuit includes: a constant current circuit Q3, VR2 for supplying a predetermined current; a transistor Q4 folded-cascode-connected to the output circuit; a constant voltage circuit D, R3 for holding a potential of a base terminal of the transistor Q4 at a predetermined value; and a load resistor RL for converting an output current of the transistor Q4 into a voltage.例文帳に追加

当該出力回路には、予め定められた電流を供給する定電流回路Ｑ３、ＶＲ２と、前記出力回路にフォールデッドカスコード接続されているトランジスタＱ４と、トランジスタＱ４のベース端子の電位を予め定められた値に保持する定電圧回路Ｄ、Ｒ３と、トランジスタＱ４の出力電流を電圧に変換する負荷抵抗ＲＬと、が設けられている。 - 特許庁

The amplifiers AP each have a MOS transistor T for a current source, an amplifying MOS transistor T2 amplifying an image signal, and a cascode MOS transistor T3 which is cascoded between the MOS transistor for the current source and the amplifying MOS transistor and outputs the amplified image signal with the MOS transistor T1 for the current source.例文帳に追加

各アンプＡＰは、電流源用ＭＯＳトランジスタＴ１と、画像信号を増幅する増幅ＭＯＳトランジスタＴ２と、電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、増幅ＭＯＳトランジスタＴ２とカスコード接続し、電流源用ＭＯＳトランジスタＴ１との間から増幅された画像信号を出力させるカスコードＭＯＳトランジスタＴ３とを有している。 - 特許庁

To provide a differential amplifier that can prevent reduction in a phase margin, realize a circuit configuration that is hardly oscillated, control a gate voltage of an output transistor(TR) without the need for a gate bias power supply circuit for an upper side TR of a loopback cascode current mirror circuit and obtain a rail-to-rail common mode output voltage range with less output on-resistance.例文帳に追加

位相余裕の減少を防ぎ、発振しにくい回路構成を実現すると共に、折り返しカスコード型カレントミラー回路の上側トランジスタのゲートバイアス電源回路を必要とすることなく出力トランジスタのゲート電圧を制御可能とし、出力オン抵抗の少ないレイル・トウ・レイルの同相出力電圧範囲を得ることができる差動増幅器を提供する。 - 特許庁