「clock input」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A counter 10 counts up input clock signals CKA and outputs an input count value CNA.例文帳に追加

入力クロック信号ＣＫＡがカウンタ１０でカウントされ、入力カウント値ＣＮＡが出力される。 - 特許庁

The computing unit 11 records the value of the input signal in synchronization with the input clock signal 109.例文帳に追加

演算器１１は、入力クロック信号１０９に同期して入力信号の値を記録する。 - 特許庁

The nonvolatile memory chip is not connected to the data input/output terminal, the clock input terminal, or the command input terminal.例文帳に追加

不揮発性メモリチップは、前記データ入出力端子、クロック入力端子、コマンド入力端子とには接続されない。 - 特許庁

In an actual speed test, a selector 2 selects and outputs a clock input signal inputted from the delay section 3, from between the clock input signal and an input signal from an external terminal.例文帳に追加

セレクタ２は、実速度試験時、遅延部３からのクロック入力信号と外部端子からの入力信号の中から前記クロック入力信号を選択して出力する。 - 特許庁

The semiconductor device includes a first input buffer connected to an address terminal, a clock terminal receiving a clock signal being reference of a data input, and a second input buffer connected to the clock terminal and receiving a clock signal.例文帳に追加

本発明に係る半導体装置は、アドレス端子に接続される第１入力バッファと、データ入力の基準となるクロック信号を受けるクロック端子と、前記クロック端子に接続されるクロック信号を受ける第２入力バッファとを具備する。 - 特許庁

The semiconductor element 20 has both a first clock signal input terminal CK to which clock signals output from the liquid crystal oscillator 30 are inputted and a second clock signal input terminal TST to which clock signals from the outputted are input.例文帳に追加

半導体素子２０は、水晶発振器３０が出力するクロック信号が入力される第一のクロック信号入力端子ＣＫと、外部からのクロック信号が入力される第二のクロック信号入力端子ＴＳＴとを有する。 - 特許庁

In the semiconductor memory having a clock synchronous circuit 1a for generating the inner clock signal which synchronizes with clock signal input from outside, a clock signal for which frequency dividing rate for the input clock signal is selectively switched is used as a clock signal for controlling inner action of the clock synchronous circuit.例文帳に追加

外部から入力されたクロック信号と同期した内部クロック信号を生成するクロック同期回路１ａを有する半導体メモリにおいて、クロック同期回路の内部動作を制御するクロック信号として、入力クロック信号に対する分周倍率を選択的に切り替えたクロック信号を使用する。 - 特許庁

In a device for generating a clock signal having a desired phase from input multi-phase clock signals, an intermediate clock generator (11) generates, by using one of the input multi-phase clock signals as a reference clock signal, multi-phase intermediate clock signals in which one cycle is equal to a plurality of cycles of the reference clock signal.例文帳に追加

入力された多相クロック信号から所望の位相のクロック信号を生成する装置において、中間クロック生成器（１１）は、多相クロック信号のいずれか一つを基準クロック信号として、基準クロック信号の複数周期を１周期とする多相中間クロック信号を生成する。 - 特許庁

The design method extracts a clock path of a topmost layer in a hierarchical design (S100), obtains clock branch points corresponding to hierarchical clock input terminals in pairs from each extracted clock path (S110), and obtains a delay by each clock input terminal in pairs (S120).例文帳に追加

階層設計において、階層トップのクロック経路を抽出し（Ｓ１００）、抽出した各クロック経路から階層クロック入力端子ペアに対応するクロック分岐ポイントを求め（Ｓ１１０）、遅延値をクロック入力端子ペアごとに求める（Ｓ１２０）。 - 特許庁

A semiconductor memory device of the present invention comprises: a clock adjustment part for, when an enable signal is activated, receiving a first clock and generating a second clock having a period closer to a target clock period than the first clock; and an AC input clock generation part for outputting one of the first clock and the second clock as an AC input clock according to the enable signal.例文帳に追加

本発明の半導体メモリ装置は、イネーブル信号がアクティブになったとき第１クロックを受信して前記第１クロックより目標クロック周期に近い周期を有する第２クロックを生成するクロック調節部及びイネーブル信号により前記第１クロック及び前記第２クロックのうちひとつをＡＣ入力クロックとして出力するＡＣ入力クロック生成部を含む。 - 特許庁

To obtain an output clock signal by frequency-dividing an input clock signal in a frequency dividing ratio, that is represented with optional rational numbers, by enabling an output clock signal to rise in falling of the input clock signal.例文帳に追加

入力クロック信号の立ち下がりの際に、出力クロック信号の立ち上げを可能とし、入力クロック信号を任意の有理数で表わされる分周比にて分周した出力クロック信号を得ること。 - 特許庁

A clock output source is changed between clock output from the clock input/output terminal 24 of the synchronous type serial communication interface 20 and clock output from the terminal 28 of the general purpose input/output port 22.例文帳に追加

同期式シリアル通信インターフェース２０のクロック入出力端子２４からのクロック出力と、汎用入出力ポート２２の端子２８からのクロック出力との間で、クロック出力元を切り替えるようにした。 - 特許庁

An oscillator 44 oscillates a local clock signal, having a frequency of a reference clock for the input TS, and a counter 46 counts the local clock signal.例文帳に追加

発振器４４は入力ＴＳの基準クロックの周波数の局部クロック信号を発生し、カウンタ４６は局部クロック信号を計数する。 - 特許庁

INTEGRATED CIRCUIT DEVICE WITH INPUT BUFFER FOR COPING WITH HIGH-SPEED CLOCK例文帳に追加

高速クロックに対応可能な入力バッファを持つ集積回路装置 - 特許庁

A data identification means 12 identifies input data by means of the clock signal.例文帳に追加

データ識別手段１２は、クロックにより、入力データの識別を行う。 - 特許庁

Clock signals CLK1-CLKn are input into n pieces (n is an integer of two or more) clock input terminals CLK1-CLKn respectively.例文帳に追加

ｎ個（ｎは２以上の整数）のクロック入力端子ＣＬＫ１〜ＣＬＫｎは、それぞれにクロック信号ＣＬＫ１〜ＣＬＫｎが入力される。 - 特許庁

A first latch carries and outputs input data according to a clock, and carries and outputs input scan data according to a first scan clock.例文帳に追加

第１のラッチは、クロックに従って入力データを保持して出力し、第１のスキャンクロックに従って入力スキャンデータを保持して出力する。 - 特許庁

A clock recovery circuit for recovering clock signals from one of a plurality of input reference signals, includes an acquisition phase locked loop(PLL) for each input.例文帳に追加

複数の入力基準信号の１つからクロック信号を回復するクロック回復回路は各入力に対する収集ＰＬＬを有する。 - 特許庁

To discriminate the phase relation of a clock signal to an input signal.例文帳に追加

入力信号に対するクロック信号の位相関係を判定する。 - 特許庁

A 1/P frequency divider 12 subjects an input clock ck to 1/P frequency division.例文帳に追加

１／Ｐ分周部１２は、入力クロックｃｋを１／Ｐ分周する。 - 特許庁

Since the input clock signal is frequency-divided by 2, the frequency-divided complementary clock signal holds its duty ratio constant independently of the duty ratio of the input clock signal.例文帳に追加

入力クロック信号は２分周されている為，分周された相補クロック信号は入力クロックのデューティー比に依存することなく一定デューティー比を保持したクロック信号になる。 - 特許庁

To provide a clock signal output circuit for facilitating countermeasures to both cases that one input clock signal is inputted, and that two input clock signals are inputted.例文帳に追加

１つの入力クロック信号が入力される場合と２つの入力クロック信号が入力される場合の両方に対応可能なクロック信号出力回路等を提供する。 - 特許庁

Moreover, a clock signal CLK and the internal clock enable signal INCE are input into the clock input buffer 10, and a NAND circuit which outputs the reverse of logical multiplication is provided.例文帳に追加

また、クロック入力バッファ１０には、クロック信号ＣＬＫ及び内部クロックイネーブル信号ＩＮＣＥが入力され、その論理積の反転を出力するＮＡＮＤ回路を設ける。 - 特許庁

The synchronous operation control circuit 20 has an operation mode setting signal input terminal A for external input, and a synchronization clock signal input terminal B to which a synchronization clock signal Sb obtained by frequency-dividing a system clock signal by the frequency division number n is input.例文帳に追加

同期運転制御回路２０は、外部入力用の動作モード設定信号入力端子Ａと、システムクロック信号を分周数ｎで分周した同期クロック信号Ｓｂが入力される同期クロック信号入力端子Ｂを備える。 - 特許庁

In accordance therewith, a picture clock selecting part 12 selects a picture PLL clock producing part 21 and accepts the input.例文帳に追加

応じて、画像クロック選択部１２は、画像ＰＬＬクロック生成部２１を選択して入力を受け付ける。 - 特許庁

To provide the clock phase locked loop circuit that has a function of automatically selecting a frequency division number of an input clock.例文帳に追加

入力クロックの分周数を自動選択する機能を有するクロック位相同期回路を提供する。 - 特許庁

To enable determining of the frequency of an operation clock of a main processing section independent of the operation clock of an input processing section.例文帳に追加

入力処理部の動作クロックと独立してメイン処理部の動作クロックの周波数を決定可能とする。 - 特許庁

A frequency of a clock input from a clock terminal CK is divided into a half frequency by a frequency divider 140.例文帳に追加

クロック端子ＣＫから入力されたクロックは分周器１４０によって半分の周波数に分周される。 - 特許庁

The clock signal selected by the equipment clock selection part 1 is supplied to a PLO(phase locked oscillator) 2 as an input signal.例文帳に追加

装置クロック選択部１が選択したクロック信号はＰＬＯ２に入力信号として供給される。 - 特許庁

FIXED FREQUENCY CLOCK OUTPUT HAVING VARIABLE HIGH-FREQUENCY INPUT CLOCK AND NON-RELATED FIXED FREQUENCY REFERENCE SIGNAL例文帳に追加

可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力 - 特許庁

A first clock CK1 being fed to a device 1 under test is taken from a clock input terminal 20a.例文帳に追加

被測定デバイス１に供給されている第１クロックＣＫ１をクロック入力端子２０ａから受け入れる。 - 特許庁

A period measuring means 3 measures a period of a clock inputted from the clock signal input section 2.例文帳に追加

周期測定手段３は、クロック信号入力部２から入力されたクロック信号の周期を測定する。 - 特許庁

The electric clock signal extractor comprises a multi-electrode semiconductor laser element 30, an input section 28, and an electric clock signal output section 54.例文帳に追加

多電極半導体レーザ素子30と、入力部28と、電気クロック信号出力部54とを具えて構成される。 - 特許庁

A clock signal output part 621 of the synchronization circuit is connected to a clock input part CLK of the register element 20.例文帳に追加

同期回路のクロック信号出力部６２１は、レジスタ素子２０のクロック入力部ＣＬＫに接続される。 - 特許庁

Further, the input/output control circuit 20 is disposed between a hold command input pad 13 and a clock input pad 16.例文帳に追加

更に、この入出力制御回路２０を、ホールド命令入力パッド１３とクロック入力パッド１６との間に配置している。 - 特許庁

To provide an input circuit for a semiconductor memory provided with a input circuit having a clock selecting section.例文帳に追加

クロック選択部を有する入力回路を備えた半導体メモリ装置入力回路を提供する。 - 特許庁

The circuit part 231 has a test signal input pin 205 and a clock input pin 206.例文帳に追加

この回路部分２３１は、テスト信号入力ピン２０５およびクロック入力ピン２０６を備えている。 - 特許庁

An input circuit IB inputs a clock signal via an external input terminal TIA from the outside.例文帳に追加

入力回路ＩＢは、外部入力端子ＴＩＡを介して外部からクロック信号を入力する。 - 特許庁

A clock signal is superimposed on digital audio signals input from first to fourth input ports.例文帳に追加

第１〜第４入力ポートから入力されるデジタル音声信号には、適宜クロック信号が重畳される。 - 特許庁

To measure the waveform of an input optical signal by sampling the high-speed input optical signal by an optical clock.例文帳に追加

高速な入力光信号を光クロックでサンプリングして、入力光信号の波形を測定する。 - 特許庁

In the power consumption calculation device 20, an input part 201 determines a clock cycle by receiving input of circuit information.例文帳に追加

消費電力算出装置２００は、入力部２０１により、回路情報の入力を受け付ける。 - 特許庁

A distributing integrated circuit 34 is provided with a pair of clock input terminals for inputting a differential clock signal and a plurality of pairs of clock output terminals for outputting the differential clock signal.例文帳に追加

分配用集積回路３４は、差動クロック信号が入力する一対のクロック入力端子と、差動クロック信号を出力する複数対のクロック出力端子とを備えている。 - 特許庁

The TS is written in a FIFO 22 at a rate of an input clock, and the TS is read out of the FIFO 22 by the clock (conversion clock) of a fixed rate from a clock generating part 24.例文帳に追加

入力クロックのレ−トでＴＳがＦＩＦＯ２２に書き込まれ、クロック発生部２４からの一定レ−トのクロック（変換クロック）でＦＩＦＯ２２からＴＳが読み出される。 - 特許庁

Thus, when the 1st clock signal received at a 1st clock input terminal (CK) of a frequency division flip- flop 12 rises, the 2nd clock signal goes to '0'.例文帳に追加

よって、分周用フリップフロップ１２の第一クロック入力端子（CK）に入力される第一クロック信号が立上る時には、第二クロック信号は“０”になる。 - 特許庁

A second clock gate (205) forming a clocked well region is adjacent to the first clock gate (208) and coupled to a second clock signal input (206).例文帳に追加

クロック式井戸領域を形成する第２のクロック・ゲート（２０５）は第１のクロック・ゲート（２０８）に隣接しており、第２のクロック信号入力（２０６）につながれる。 - 特許庁