「cycle master」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A master latch circuit 11 and the slave latch circuit 23 are controlled by CLK generated in both cycles of a write-cycle and a read-cycle.例文帳に追加

マスタラッチ回路１１とスレーブラッチ回路２３とはライト、リード両サイクルともに発生するＣＬＫで制御される。 - 特許庁

A master radio module transmits a beacon signal at the same cycle with a game processing cycle to client radio modules.例文帳に追加

マスタの無線モジュールは、クライアントの無線モジュールに対してゲーム処理周期と同じ周期でビーコン信号を送信する。 - 特許庁

In the communication system provided with a cycle master node 1 and nodes 2, 3 interconnected by a system bus 16 and executing isochronous transfer, the cycle master node 1 includes a cycle manager 124 for varying the cycle time N of the isochronous transfer, and transfers a cycle start packet C to the system bus 16 by each cycle time N set to the cycle manager 124.例文帳に追加

システムバス１６で相互に接続されたサイクルマスタノード１、ノード２及びノード３とを備え、アイソクロナス転送を行う通信システムであり、サイクルマスタノード１は、アイソクロナス転送のサイクル時間Ｎを変更するサイクルマネジャ１２４を備え、サイクルマネジャ１２４に設定されたサイクル時間Ｎ毎にサイクルスタートパケットＣをシステムバス１６に転送する。 - 特許庁

A master portal 80A applies overwrite processing to a value of its own cycle time register by the time information set to a received cycle start packet.例文帳に追加

受信されるサイクルスタートパケットに格納される時刻情報で、自身のサイクルタイムレジスタの値を上書きする処理を行う。 - 特許庁

That means, the cycle timer of each of the slave stations can be synchronized with that of the master station.例文帳に追加

つまり、各スレーブ局のサイクルタイマをマスタ局のそれと同期化させることができる。 - 特許庁

The ATM/1394 repeater 14 acts as the cycle master of the 1394 serial bus 12 on a transmitter side, and the ATM/1394 repeater 42 acts as a cycle master of the 1394 serial bus 18 on a receiver side.例文帳に追加

ATM／１３９４中継器４１は、送信側の１３９４シリアルバス１２のサイクルマスタとされ、ATM／１３９４中継器４２は、受信側の１３９４シリアルバス１８のサイクルマスタとされる。 - 特許庁

A division cycle of a frequency f1=400 MHz or a frequency f2=410 MHz is formed of a master cycle of 10 MHz.例文帳に追加

１０ＭＨｚのマスターサイクルから、周波数ｆ１＝４００ＭＨｚないし周波数ｆ２＝４１０ＭＨｚの分割サイクルをつくる。 - 特許庁

A master station transmits a packet including PANID, the logical address of a transmission source, that is, a master station, a flag showing whether radio equipment as the transmission source is the master station, and information such as the physical address of the master station at each prescribed cycle.例文帳に追加

親局は、所定の周期毎に、ＰＡＮＩＤと、送信元すなわち親局の論理アドレスと、送信元の無線装置が親局であるか否かを示すフラグと、親局の物理アドレス等の情報を含むパケットを送信する。 - 特許庁

The master alarm 10-1 generates time information, and distributes the time information in every prescribed cycle.例文帳に追加

マスタ警報器１０−１は、時刻情報を生成し、所定の周期毎に時刻情報を配信する。 - 特許庁

At the master portal, a synchronization pulse is generated each time a cycle offset reaches a predetermined value.例文帳に追加

マスタポータルではさらに、サイクルオフセット値が予め定められた値となる度に、同期パルスを発生させる。 - 特許庁

This method cleanses the support of the printing master and makes it possible to re-cycle the cleansed support for the formation of another printing master.例文帳に追加

該方法は印刷マスターの支持体を清浄化し、次いで別の印刷マスターの作成に清浄化された支持体を再利用することを可能にする。 - 特許庁

In this data transfer system, even in a state that the request from the master is absent, acknowledgement is returned to all the masters, and competition and permission are performed in the same cycle as the request of the master.例文帳に追加

マスタからのリクエストがない状態においても、全てのマスタに対してアックを返しておき、マスタのリクエストと同一サイクルで競合と許可を行う。 - 特許庁

A slave access point stores the IP address of the master access point to transmit an inquiry packet to the master access point based on the IP address at a predetermined cycle.例文帳に追加

子アクセスポイントは、親アクセスポイントのＩＰアドレスを記憶し、そのＩＰアドレスに基づいて、親アクセスポイントに対し、問合せパケットを所定周期で送信する。 - 特許庁

The slave unit 1 does not receive an ACK from the master unit 2 in each reception but receives the ACK on a second cycle N×T (N≥2) longer than the first cycle T.例文帳に追加

子機１は、親機２からのＡＣＫを毎回受信するのではなく、第１の周期Ｔよりも長い第２の周期Ｎ・Ｔ（Ｎ≧２）で受信する。 - 特許庁

The bus parking master immediately issues a bus cycle to a bus slave 7 regardless of the arbitration of the cycle priority order system arbitration device 1.例文帳に追加

このバスパーキングマスタは、巡回優先順位方式調停装置１の調停に関わらず即座にバススレーブ７に対してバスサイクルを発行することができる。 - 特許庁

The intercom master 1 displays the image data concerned in a given cycle and plays it back as a picture.例文帳に追加

そして、インターホン親機１は、当該画像データを所定周期で表示することで映像として再生する。 - 特許庁

A master latch circuit 12 and a slave latch circuit 21 are register for write-only and the master latch circuit 12 and slave latch circuits 21, 22 are controlled by WCLK generated in a write-cycle.例文帳に追加

マスタラッチ回路１２とスレーブラッチ回路２１とがライト専用レジスタで、マスタラッチ回路１２とスレーブラッチ回路２１，２２とはライトサイクルで発生するＷＣＬＫで制御される。 - 特許庁

The master and all the slaves are provided with a base cycle counter to be updated by the base cycle of IEEE1394 and a transmission timing management information table, and the master and the slaves execute the transmission processing of either isochronous transfer or asynchronous transfer by the prescribed base cycle within the communication cycle on the basis of the transmission timing management information table.例文帳に追加

マスタおよび全てのスレーブに、ＩＥＥＥ１３９４の基底サイクルで更新される基底サイクルカウンタと送信タイミング管理情報テーブルを備え、マスタおよびスレーブが、送信タイミング管理情報テーブルに基づいて通信周期内の所定の基底サイクルで、アイソクロナス転送またはアシンクロナス転送のいずれかの送信処理を実行する。 - 特許庁

A module (master) 100 for performing read access to the module 101 to be a slave requests a bus using right to a bus arbiter by BREQ signals 61 and reports that the next cycle is the last cycle to be used by the master by LC signals 63.例文帳に追加

スレーブとなるモジュール１０１に対してリードアクセスを行うモジュール（マスタ）１００は、ＢＲＥＱ６１信号によりバス使用権をバスアービタに要求すると共に、ＬＣ信号６３により次のサイクルがマスタが使用する最後のサイクルである旨を伝える。 - 特許庁

An error detection section of a portable 80B detects error on the basis of its own cycle offset in a timing, when receiving the synchronous pulse outputted from the master portal 80A, and an adjustment value generating section calculates the time adjustment value of the isochronous cycle depending on the error and reflects the value on an isochronous cycle period of its own cycle time register.例文帳に追加

誤差検出部で、ポータル80A から出力される同期パルスを受信するタイミングにおける自身のサイクルオフセット値から誤差を検出し、調整値生成部では、この誤差に応じたアイソクロナスサイクルの時間調整値を算出し、自身のサイクルタイムレジスタのアイソクロナスサイクル周期に反映させる。 - 特許庁

To provide a scheduling method of a master / slave synchronous communication system whereby a master and all slaves connected on an IEEE 1394 network can transmit / receive control data within a control period of an integer multiple of the isochronous cycle.例文帳に追加

ＩＥＥＥ１３９４ネットワーク上に接続されたマスタと全てのスレーブがアイソクロナスサイクルの整数倍の制御周期内に制御データの授受を行えるようにする。 - 特許庁

The variable delay circuit 20 changes the time of the master clock to the slave for adjusting the starting points of test cycles of the master and the slave to integer multiples of the test cycle.例文帳に追加

この可変遅延回路２０は、マスタクロックをスレイブに伝達するまでの時間を変化させ、マスタの試験周期開始時間とスレイブのそれとを試験周期の整数倍になるよう調整する。 - 特許庁

To correctly write the information of a bus cycle in a monitoring memory without delaying the bus cycle of a common bus executed by a master unit driven by a high speed CPU clock.例文帳に追加

高速なＣＰＵクロックで動作するマスタユニットが実行する共通バス上のバスサイクルを遅延させることなく、バスサイクルの情報を正しくモニタ用メモリに書き込むことを可能とする。 - 特許庁

To perform data reproduction free from waveform distortion by synchronizing the reproduction timing of received data with the sampling timing in a transmission side apparatus without utilizing a cycle start packet from a cycle master node.例文帳に追加

サイクルマスタノードからのサイクルスタートパケットを利用することなく、受信データの再生タイミングを送信側装置におけるサンプル化タイミングに同期させ、波形歪のないデータ再生を行う。 - 特許庁

The master equipment communicates with the slave equipment 20 at a communication cycle corresponding to the communication priority notified by the slave equipment 20.例文帳に追加

マスタ機器はスレーブ機器２０から通知された通信プライオリティに対応する通信周期で、スレーブ機器２０との通信を行う。 - 特許庁

Then, the target devices 13-1 and 13-2 generate a read data reply cycle or a write data reception capability notifying cycle after preparation for the held cycle is completed and the master devices 11-1 and 11-2 respond based on the target information and the transaction information.例文帳に追加

そして、ターゲット装置１３−１、２は、保留させたサイクルに対する準備完了後に、リードデータ返信サイクルまたはライトデータ受信可能通知サイクルを発生し、マスタ装置１１−１、２がターゲット情報とトランザクション情報に基づいて応答する。 - 特許庁

To complete a bus cycle even if a bus master hangs up in the midway of communication, and to prevent failure occurrence in a bus slave.例文帳に追加

バスマスターが通信途中でハングアップした場合であってもバスサイクルを完了し、もってバススレーブにおける不具合発生を防ぐこと。 - 特許庁

The system is constituted by connecting a PC 10, a mixer A, and a mixer B to a 1394 bus in such a manner that these can be synchronized with each other by receiving a cycle start packet delivered from a cycle master on the 1394 bus.例文帳に追加

ＰＣ１０，ミキサＡ、ミキサＢは１３９４バスに接続されて、１３９４バス上にサイクルマスターから送出されるサイクルスタートパケットを受信することにより相互に同期がとられている。 - 特許庁

The wireless device, as a slave station for requesting time slot allocation, monitors idle time slots for one cycle and delivers a time slot request to a master station at the next cycle using one of idle time slots.例文帳に追加

タイムスロットの割り当ての要求を行う従局としての無線装置は、１サイクル分だけ空きタイムスロットをモニタして、次のサイクルで空きタイムスロットの１つを用いてタイムスロット要求を主局側に伝達する。 - 特許庁

To prevent the fluctuation of a communication cycle even when asynchronous transfer is performed for the purpose of message communication in a system wherein one master and at least one slave connected to IEEE1394 perform the synchronous communication of a fixed cycle by a communication cycle which is the integer multiple of a base cycle by isochronous transfer.例文帳に追加

ＩＥＥＥ１３９４に接続された1台のマスタと1台以上のスレーブが、アイソクロナス転送により基底サイクルの整数倍の通信周期で定周期の同期通信を行うシステムにおいて、メッセージ通信の目的でアシンクロナス転送を行っても、通信周期が揺らがない同期通信システムを提供する。 - 特許庁

A master is nominated by only one from the nodes having a token cycle time measuring means, a token cycle time abnormality detecting means, a transmission target time calculating means, a transmission data quantity judging means, a transmission target time informing means and a slave abnormality detecting means, and the nodes other than the master are treated as a slave.例文帳に追加

トークン周回時間計測手段、トークン周回時間異常検出手段、送信目標時間算出手段、送信データ量判断手段、送信目標時間通知手段、スレーブ異常検出手段を備えたノードの中からマスタをただ一つ指名し、マスタ以外のノードはスレーブにする。 - 特許庁

For the horizontal transfer pulses ϕH generated by dividing the frequency of a master clock MCLK by (m), (n) system clocks SCLK1 to SCLKn generated by dividing the frequency of the master clock by (n) ((n) is an even natural number) are outputted delaying the phase by one cycle of the master clock.例文帳に追加

マスタークロックＭＣＬＫをｍ分周した水平転送パルスφＨに対して、マスタークロックをｎ（ｎは自然数かつ偶数）分周したｎ個のシステムクロックＳＣＬＫ１〜ＳＣＬＫｎを、各位相をマスタークロックの１周期ずつ遅延させて出力する。 - 特許庁

The interlocking slave unit 102 stores the cycle information transmitted from the interlocking master unit 101 in a slave unit side history log of a slave unit read-changing portion 114.例文帳に追加

連動子機１０２は、連動親機１０１から送られてきたサイクル情報を子機読替部１１４の子機側履歴ログに格納する。 - 特許庁

Thus, the bus cycle is monitored by suitable reference time (latency) by control and data transfer load peculiar for the master substrate and target substrate.例文帳に追加

このことにより、各マスター基板及びターゲット基板固有の制御、データ転送負荷により適切な基準時間（レイテンシー）によりバスサイクルを監視する。 - 特許庁

To speed up processing in a master unit by eliminating a waste time generated in the master unit which cannot acquire the control right of a common bus by a bus adjustment in an interruption response cycle in a multi-CPU system.例文帳に追加

マルチＣＰＵシステムにおける割り込み応答サイクルでのバス調停により、共通バスの制御権を獲得できなかったマスタユニットにおいて発生する無駄な時間を無くし、マスタユニットでの処理を高速化する。 - 特許庁

Also, when the master machine lengthens the frame cycle by a period of time i at a timing h1, delaying from the frame cycle of the slave machine is intentionally created, and a process such that the slave machine lengthens the frame cycle of the self machine by a period of time j3 at a timing k3 is performed.例文帳に追加

また、親機がタイミングｈ１において、時間ｉだけフレーム周期が長くすることによって、子機のフレーム周期よりも遅くなる傾向を作為的に作り出し、子機がタイミングｋ３において時間ｊ３だけ自機のフレーム周期を長く調整するような処理をする。 - 特許庁

This information transmission control device for an elevator serially transmits the control information of the elevator between a master station and slave stations in a cycle.例文帳に追加

本発明は、エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置に関する。 - 特許庁

To facilitate a bus master device of a high-order bus side, quickly migrating to a next process, when an successive write cycle from a high-order bus to a low-order bus is executed.例文帳に追加

高位バスから低位バスへ連続した書込サイクルを実行する場合に高位バス側のバスマスタ装置が次の処理に迅速に移行するようにする。 - 特許庁

The timing of the cycles is determined by a cycle master that assumes the position of the time slots when it desires to send a transmission and is unable to detect valid cycles on the network.例文帳に追加

サイクルのタイミングは、送信を望み、ネットワーク上に有効なサイクルを検出できない場合、タイムスロットの位置を仮定するサイクルマスタによって決定される。 - 特許庁

Interpolation cycle data TD are generated each time by the master control device 2, and transmitted with the control instruction data CD to the salve control device 4 side.例文帳に追加

補間周期データＴＤはマスター制御装置２においてその都度生成され、制御指令データＣＤと一緒にスレーブ制御装置４側に送信される。 - 特許庁

In the case that the reply of read data or the reception of write data can not be immediately performed for a read or write cycle executed by the master devices 11-1 and 11-2, target devices 13-1 and 13-2 impart target information and transaction information to the master devices 11-1 and 11-2 and hold and tentatively end the cycle.例文帳に追加

ターゲット装置１３−１、２は、マスタ装置１１−１、２によって実行されるリードまたはライトサイクルに対して、即時にリードデータの返信またはライトデータの受信が不可能な場合には、マスタ装置１１−１、２にターゲット情報とトランザクション情報を通知し、サイクルを保留させて一旦終了させる。 - 特許庁

Thus, since a signal transmission distance per one clock cycle in the bus system 19 is shortened more than that when transmitted between the bus master 21 and the bus slave 22 by one clock cycle, the operating frequency of the bus system can be increased.例文帳に追加

これにより、該バス・システム１９における１クロック・サイクル当たりの信号伝送距離は、バス・マスタ２１−バス・スレーブ２２間を１クロック・サイクルで伝送させるときのものに比し、短縮されるので、バス・システムの動作周波数を増大できる。 - 特許庁

The position of each pair is fixed to the master cycle, for example, n=2 and m=6 correspond to the time interval of 4/f2+6ΔT, and 1/f2=41ΔT.例文帳に追加

各ペアの位置はマスターサイクルに対して固定されており、例えばｎ＝２及びｍ＝６が４／ｆ２＋６ΔＴの時間インターバルに相当し、１／ｆ２＝４１ΔＴである。 - 特許庁

To provide a cleaning method for effectively cleaning the substrate of a printing master without affecting the quality of the substrate of the printing master to make the substrate to be reused in a next printing cycle without developing a ghost image.例文帳に追加

印刷マスターの基材の品質に影響を与えることなく印刷マスターの基材を有効にクリーニングし、それにより基材をゴースト像が出現することなく次の印刷サイクルにおいて再使用することができるようにした方法を提供すること。 - 特許庁

In the case of executing a retrial cycle, an address, a byte enable signal and a command of a 1st read cycle started by a master device 1 are stored in an address/byte enable/command regitster 53 through a PCI interface 51 and data from a local bus device 9 are transferred to the master device 1 through a local bus interface 58, a data regiter 52 and a PCI bus interface 51.例文帳に追加

リトライサイクルを行う場合、マスタデバイス１により起動された第１のリードサイクルのアドレス、バイトイネーブル、コマンドは、ＰＣＩインタフェース５１を介してアドレス／バイトイネーブル／コマンドレジスタ５３に格納され、ローカルバスデバイス９からのデータは、ローカルバスインタフェース５８と、データレジスタ５２と、ＰＣＩバスインタフェース５１とを介してマスタデバイス１に転送される。 - 特許庁