「delay memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DELAY-FIXED LOOP DEVICE FOR SEMICONDUCTOR MEMORY例文帳に追加

半導体メモリ用遅延固定ループ装置 - 特許庁

MEMORY ACCESS DEVICE AND DELAY DATA GENERATING DEVICE例文帳に追加

メモリアクセス装置および遅延データ発生装置 - 特許庁

DELAY LOCKED LOOP CIRCUIT FOR SEMICONDUCTOR MEMORY APPARATUS例文帳に追加

半導体記憶装置の遅延ロックループ回路 - 特許庁

VARIABLE DELAY CIRCUIT, MEMORY CONTROL CIRCUIT, DELAY AMOUNT SETTING APPARATUS, DELAY AMOUNT SETTING METHOD AND DELAY AMOUNT SETTING PROGRAM例文帳に追加

可変遅延回路，メモリ制御回路，遅延量設定装置，遅延量設定方法および遅延量設定プログラム - 特許庁

DELAY CIRCUIT, DELAY CONTROL DEVICE, MEMORY CONTROL DEVICE AND INFORMATION TERMINAL APPARATUS例文帳に追加

遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器 - 特許庁

MEMORY CONTROL CIRCUIT, DELAY TIME CONTROL UNIT, DELAY TIME CONTROL METHOD, AND DELAY TIME CONTROL PROGRAM例文帳に追加

メモリ制御回路，遅延時間制御装置，遅延時間制御方法および遅延時間制御プログラム - 特許庁

DELAY CIRCUIT FOR VIDEO SIGNAL USING FIELD MEMORY例文帳に追加

フィールドメモリーを用いた映像信号の遅延回路 - 特許庁

A delay memory 108 stores the subcarriers to delay the data by one symbol.例文帳に追加

遅延メモリ１０８は、サブキャリアを蓄積して１シンボル分データを遅延させる。 - 特許庁

DELAY FIXED LOOP USED IN SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置で用いられる遅延固定ループ - 特許庁

DELAY PULSE GENERATION CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加

ディレイパルス発生回路、および半導体記憶装置 - 特許庁

Further, the variable delay circuit is controlled by a control memory of the variable delay circuit and the delay amount of the variable delay circuit is changed by changing storage contents of the control memory of the variable delay circuit.例文帳に追加

また、可変遅延回路は可変遅延回路制御メモリによって制御され、可変遅延回路制御メモリの記憶内容を変えることにより、可変遅延回路の遅延量を変化させる。 - 特許庁

IMAGE FORMING APPARATUS AND DELAY MEMORY CONTROL METHOD THEREFOR例文帳に追加

画像形成装置及びその遅延メモリ制御方法 - 特許庁

DELAY CIRCUIT, FERROELECTRIC MEMORY AND ELECTRONIC APPARATUS例文帳に追加

遅延回路、強誘電体メモリ装置、及び電子機器 - 特許庁

MEMORY CONTROL DEVICE AND DELAY AMOUNT MEASUREMENT METHOD THEREOF例文帳に追加

メモリ制御装置及びその遅延量測定方法 - 特許庁

The delay circuit outputs a signal inputted from a memory circuit by giving a delay thereto.例文帳に追加

遅延回路は、メモリ回路から入力する信号に遅延を与えて出力する。 - 特許庁

DELAY SIGNAL GENERATOR CIRCUIT AND MEMORY SYSTEM INCLUDING THE SAME例文帳に追加

遅延信号発生回路及びこれを含んだメモリシステム - 特許庁

A two-field memory or a two-frame memory 4 is provided, and either a field delay or a frame delay and a delay of arbitrary integer multiple of 1 (H) are realized at a time by the two-frame memory 4.例文帳に追加

２フィールドメモリまたは２フレームメモリ４を設け、このメモリ４により、フィールド遅延ないしはフレーム遅延と、１（Ｈ）の任意の整数倍の遅延とを一度に実現する。 - 特許庁

TEST CONTROL APPARATUS FOR DELAY ELEMENT AND MEMORY CONTROLLER CIRCUIT例文帳に追加

遅延素子のテスト制御装置およびメモリコントローラ回路 - 特許庁

MEMORY CONTROLLING ADDRESS BUFFER BY UTILIZING PROGRAMMABLE DELAY例文帳に追加

プログラマブル遅延を利用しアドレス・バッファを制御するメモリ - 特許庁

SENSING DELAY CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME例文帳に追加

センシング遅延回路及びこれを用いた半導体メモリー装置 - 特許庁

DELAY SYNCHRONOUS LOOP AND SEMICONDUCTOR MEMORY DEVICE PROVIDED THEREWITH例文帳に追加

遅延同期ループ及びこれを具備した半導体メモリー装置 - 特許庁

These delay elements include analog random access memory elements, respectively.例文帳に追加

この遅延素子は、アナログのランダムアクセスメモリ素子を含んでいる。 - 特許庁

To reduce a memory access delay caused by data write back operation from line buffers to a memory section.例文帳に追加

ラインバッファからメモリ部へのデータ書き戻し動作によるメモリアクセス遅延を削減する。 - 特許庁

The address bus 5 transfers an address to the waveform memory 2 and a delay memory 3 in time division.例文帳に追加

アドレスバス5は、波形メモリ2と遅延メモリ3に対するアドレスを時分割で転送する。 - 特許庁

A programmable delay element is provided in each block of a memory element.例文帳に追加

プログラマブル遅延素子が、メモリ素子の各ブロックに設けられている。 - 特許庁

To provide a semiconductor memory having a delay synchronous loop.例文帳に追加

遅延同期ループを具備した半導体メモリ装置を提供する。 - 特許庁

A sound delay memory 303 delays the sound decoded data output, and an image delay memory 305 delays the image decoded data output.例文帳に追加

音声遅延メモリ３０３は音声復号データ出力を、画像遅延メモリ３０５は画像復号データ出力を遅延させる。 - 特許庁

Based on a phase difference between a memory clock signal and a delay clock signal obtained by delaying the memory clock signal by an internal delay circuit, the DLL circuit generates delay control data (42) to delay the delay clock signal by a predetermined phase to the memory clock signal, and the variable delay circuit specifies the output timing of the data output circuit by delaying the memory clock signal by the delay control data.例文帳に追加

ＤＬＬ回路はメモリクロック信号とこれを内部可変遅延回路で遅延させた遅延クロック信号との位相差に基づいてメモリクロック信号に対して遅延クロック信号を所定位相遅延させる遅延制御データ（４２）を生成し、可変遅延回路は遅延制御データによってメモリクロック信号を遅延させてデータ出力回路の出力タイミングを規定する。 - 特許庁

To avoid the occurrence of delay in a reading speed of information from a memory cell.例文帳に追加

メモリセルからの情報の読出速度が遅くなることを回避する。 - 特許庁

REGISTER CONTROL DELAY LOCK LOOP, AND SEMICONDUCTOR MEMORY DEVICE PROVIDED WITH THE SAME例文帳に追加

レジスタ制御ディレイロックループ及びそれを備えた半導体メモリデバイス - 特許庁

DELAY LOCKED LOOP CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME例文帳に追加

遅延固定ループ回路およびこれを利用した半導体メモリ装置 - 特許庁

VOICE SYNTHESIS DATA DELAY CIRCUIT BY MEMORY AND VOICE SYNTHESIS METHOD例文帳に追加

メモリによる音声合成データ遅延回路及び音声合成方法 - 特許庁

When the memory access requests held are issued to the memory devices, the sequence of issuing the memory access requests is controlled from a media delay information that shows the media delay between the memory controller and each of the memory devices.例文帳に追加

保持されたメモリアクセス要求をメモリデバイスに発行する際に、メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、メモリアクセス要求を発行する順序を制御する。 - 特許庁

To reduce memory capacity by making a memory shared for a butterfly operation and a delay memory for FFT window calculation.例文帳に追加

バタフライ演算用のメモリと、ＦＦＴウィンドウ算出用のディレイメモリとを共用化して、メモリの容量を削減する。 - 特許庁

To provide a high-speed memory controller having low power consumption, a memory control system, and a method of controlling an amount of a delay in a memory.例文帳に追加

高速、かつ、低消費電力のメモリコントローラ、メモリコントロールシステム及びメモリ遅延量制御方法を提供する。 - 特許庁

To provide a memory controller capable of resolving shortening of a memory life and a delay of a storing operation.例文帳に追加

メモリ制御装置においてメモリ寿命の短縮と記憶動作の遅延を解決すること。 - 特許庁

To make it possible to carry out a delay test for detecting delay failure of an ingoing path to a memory and an outgoing path from the memory in an LSI with built-in memory.例文帳に追加

メモリが内蔵されたＬＳＩにおいて、メモリの入力への経路またはメモリの出力からの経路のディレイ故障を検出するディレイテストを実施できるようにする。 - 特許庁

To obtain a delay compensation circuit capable of performing delay compensation about a time shorter than a sampling clock period of a memory using a delay compensation unit such as a delay line etc., and capable of enlarging delay amount to be controllable in the delay compensation unit such as the delay line etc.例文帳に追加

遅延線路等の遅延補償部を用いてメモリのサンプリングクロック周期よりも短い時間の遅延補償が可能であり、かつ、遅延線路等の遅延補償部における制御可能な遅延量を拡大することの可能な遅延補償回路を実現する。 - 特許庁

To speed up a machine cycle by eliminating delay which occurs in a cache memory.例文帳に追加

キャッシュメモリに発生するディレイをなくし、マシンサイクルを高速化すること。 - 特許庁

DELAY LOCKED LOOP IN SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE AND DRIVING METHOD THEREOF例文帳に追加

同期式半導体メモリ素子の遅延固定ループ及びその駆動方法。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE PROVIDED WITH PARTIALLY CONTROLLED DELAY SYNCHRONOUS LOOP例文帳に追加

部分的に制御される遅延同期ループを備える半導体メモリ装置 - 特許庁

A read control section 141 controls reading from the delay memory 133a, 133b in accordance with the delay control information.例文帳に追加

読出制御部１４１は、遅延制御情報に応じて遅延メモリ１３３ａ，１３３ｂの読み出しを制御する。 - 特許庁

To eliminate transmission delay by reading out data from a memory cell and writing it again without passing through a cache memory.例文帳に追加

キャッシュメモリを通さずにデータをメモリセルから読み出し、また書き込むことで、伝送遅延を解消する。 - 特許庁

The delay amount setting part 83 reads a delay amount set in a present slot from a memory 84, calculates the path position to perform correlation calculation in the next slot, transmits the delay amount to a delay circuit part 3 and stores the delay amount of the next slot to the memory 84 again.例文帳に追加

遅延量設定部８３はメモリ８４から現スロットで設定した遅延量を読出し、次スロットで相関計算を行うパス位置を計算し、遅延回路部３に遅延量を送信するとともに、次スロットの遅延量をメモリ８４に再び格納する。 - 特許庁

To prevent delay in processing for handling an anomaly occurring in a memory.例文帳に追加

メモリで発生した異常に対処するための処理の遅れを防止する。 - 特許庁