「delay memory」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

At the time, the process can be executed speedily without delay in the display in the image conversion circuit 19 by using line memory with such a number of pixels that the writing of data does not outpace the reading.例文帳に追加

このとき、上記画像変換回路１９では、データの書込みが読出しを追い越さない画素数とされたラインメモリを用いることにより、表示遅れのない迅速な処理を実現する。 - 特許庁

This always supplies the prescribed drain MCD to have no possibility that an access delay to a memory cell occurs when the standby state is switched to the active state.例文帳に追加

これにより、スタンバイ状態からアクティブ状態への切り替え時に、常に所定のドレイン電位ＭＣＤが供給されることになり、メモリセルに対するアクセス遅延の生ずるおそれがない。 - 特許庁

Furthermore, a read address is calculated, after an initial-value of the read address has been determined in consideration of maximum transmission delay time difference, and the TDM signal is read from the memory at a predetermined cycle.例文帳に追加

また、最大伝送遅延時間差を考慮した読み出しアドレスの初期値を決定した後、読み出しアドレスを算出し、所定の周期でＴＤＭ信号をメモリから読み出す。 - 特許庁

To reduce the increase of the traffic in a common line signal network accompanied with subscriber information downloading and increase of the storage capacity of a subscriber information memory, while preventing connection delay.例文帳に追加

接続遅延の発生を防止しつつ、加入者情報のダウンロードに伴う共通線信号網のトラヒックの増大、加入者情報蓄積装置の記憶容量増大を低減する。 - 特許庁

To provide technology capable of quickly and accurately detecting the time delay of sound from a low sound frequency speaker such as a woofer without the need for using a memory with a large storage capacity.例文帳に追加

ウーハーなどの低音域用のスピーカからの音声についての時間遅延を、迅速かつ正確に、しかも大きな容量のメモリを使用することなく検出できるようにする。 - 特許庁

To provide an intercom system capable of reducing a memory cost, minimizing the delay of display speed, and working normally even dealing with large volume of data.例文帳に追加

メモリコストの削減および表示速度の遅延を低減させることができるとともに、サイズの大きなデータが現れた場合でも正常に動作させることができるインターホンシステムを提供する。 - 特許庁

In response to a signal indicative of the first information received from the memory element 23, the control circuit 21 controls the current control circuit 17 so as to delay the start of driving the thermoelectric element 15.例文帳に追加

制御回路２１は、メモリ素子２３から受ける第１の情報を示す信号に応答して電流制御回路１７を制御して熱電素子１５の駆動の開始を遅らせる。 - 特許庁

To provide a signal transmission device for a semiconductor memory element, in which signal transmission delay difference, generated due to the difference in distance from a control signal generating section, can be reduced.例文帳に追加

制御信号発生部からの距離の差に応じて発生する信号伝達遅延差を低減することができる半導体メモリ素子の信号伝達制御装置を提供すること。 - 特許庁

To provide a method and apparatus for realizing a delay time window smaller than 20ps after measuring a delay time on a mount or a package without capacitive fine adjustment in a printed board made of a conventional FR4 material, and a memory package manufactured by this method.例文帳に追加

２０ｐｓよりも小さい遅延時間窓が従来のＦＲ４材料から成るプリント基板において容量性微調整なしにマウント及びパッケージにおける遅延時間の測定の後で実現される方法、装置ならびにこの方法により製造されるメモリパッケージを提供することである。 - 特許庁

The nonvolatile memory mounted on a control board 100 receives a writing requesting signal from a CPU by a built-in control circuit 102, and transmits a writing permission signal to the requester after a prescribed period of time elapses (after delay time of a delay circuit 103 elapses) to permit writing.例文帳に追加

制御基板１００に実装された不揮発性メモリが、内蔵する制御回路１０２により、ＣＰＵから書込み要求信号を受信して所定時間経過後（遅延回路１０３による遅延時間経過後）に要求元に書込み許可信号を送信して書込みを許可する構成とする。 - 特許庁

To provide a packet node and a control method for delay amount by which a delay amount can be reduced at low traffic and a voice packet is not aborted at high traffic by changing the capacity of a memory buffer in response to the traffic.例文帳に追加

本発明は、メモリバッファの容量をトラフィック量に応じて変化させることにより、低トラフィック量の場合に遅延量を小さくすることができ、また高トラフィック量の場合に音声パケットの破棄をしないようにできるパケットノード及び遅延量の制御方法を提供することを目的とする。 - 特許庁

By this control, the amount of image data temporarily stored in a delay section (5) can be further reduced while minimizing an encoding error generated in an encoding section (4), and thereby, the capacity of a frame memory constituting the delay section can be further reduced.例文帳に追加

このように制御することで、符号化部（４）において発生する符号化誤差を最小限に抑えつつ、遅延部（５）に一時的に記憶される画像データの量をより削減することができるので、遅延部を構成するフレームメモリの容量をより小さくすることが可能である。 - 特許庁

The demodulator described in the working example is configured, by utilizing memory areas not in use in the demodulator and depending on the data delay amount by time deinterleave processing applied to broadcast contents information items so as to compensate the data delay amount of the broadcast content information items.例文帳に追加

本実施形態に記載の復調装置は、放送されているコンテンツ情報に対する時間デインターリーブ処理によるデータ遅延量に応じた、復調装置において使用されていないメモリ領域を利用し、放送されているコンテンツ情報のデータ遅延量を補償する構成とした。 - 特許庁

The memory device control circuit controls a memory device having the data strove signal for fetching the data, and comprises two kinds of delay circuits for delaying the data strobe signal, handling the data strobe signal delayed by one delay circuit as a clock for fetching read data, and handling the data strobe signal delayed by the other delay circuit as an enable signal for fetching the read data.例文帳に追加

データを取り込むためのデータストローブ信号を有するメモリデバイスの制御を行うメモリデバイス制御回路であって、データストローブ信号に対して遅延を付加する２種類の遅延回路を有し、一方の遅延回路にて遅延が付加されたデータストローブ信号を読み込みデータを取り込むためのクロックとして取り扱い、他方の遅延回路にて遅延が付加されたデータストローブ信号を読み込みデータを取り込むためのイネーブル信号として取り扱うことを特徴とするメモリデバイス制御回路。 - 特許庁

A data relay device 10 provided a plurality of communication ports which transmits and receives packet data includes a memory 310 which stores packet data; and a memory control part 300 which secures, based on a delay time required before an answer to packet data is received after the plurality of communication ports transmits the packet data, a buffer area having a larger size for the communication port with a larger delay time.例文帳に追加

パケットデータを送受信する複数の通信ポートを備えるデータ中継装置１０であって、パケットデータを格納するメモリ３１０と、複数の通信ポートがパケットデータを送信してから当該パケットデータに対する応答を受信するまでに要する遅延時間に基づいて、遅延時間が大きい通信ポートほど大きいサイズのバッファ領域を確保するメモリ制御部３００を備えた。 - 特許庁

A latest predetermined amount of information needed for failure analysis is held in a nonvolatile memory (a RAM) in a normal operation, and all the data held in the nonvolatile memory (the RAM) are stored in an external storage device when the software processing delay is detected.例文帳に追加

障害解析に必要となる情報を通常動作時は最新の一定量を不揮発性メモリ(ＲＡＭ)に保持しておき、ソフトウェア処理遅延検出時に不揮発性メモリ(ＲＡＭ)に保持されている全データを外部記憶装置に保存するようにした。 - 特許庁

To provide an image processing method and an apparatus thereof for flexibly coping with the case wherein data resolution and the number of references vary, in order to achieve a variety of forms of image processing in a certain memory band, while reducing the capacity of a delay memory.例文帳に追加

遅延メモリの省容量化を実現しつつも、ある一定のメモリ帯域の中でさまざまな形態の画像処理を実現するため、データの解像度と参照枚数が変化しても柔軟に対処できる画像処理方法及びその装置を提供する。 - 特許庁

The delay amount may be one or more currents or voltages indicating an amount of PVT compensation to be applied to input or output signals of an application circuit, such as a memory-bus driver, a dynamic random access memory, a synchronous DRAM, a processor or other clocked circuit.例文帳に追加

遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 - 特許庁

To provide a memory control circuit which is shortened in delay time up to the start of output of data indicating pixel values of pixels constituting a last frame having been already written to a frame memory, and also to provide an image forming apparatus which is reduced in circuit scale.例文帳に追加

フレームメモリにすでに書き込まれた直前のフレームを構成する画素の画素値を示すデータの出力を開始するまでの遅延時間の短縮化が図られたメモリ制御回路、および回路規模の削減化が図られた画像処理装置を提供する。 - 特許庁

The individual difference information stored in the IC memory 26 is injection response delay information indicating at least an injection response delay time from the start of injection of fuel from the nozzle hole to a time when the pressure detected by the pressure sensor 20a is varied due to the start of fuel injection or a first parameter required for calculating the injection response delay time.例文帳に追加

そして、ＩＣメモリ２６に記憶させる前記個体差情報を、噴射孔からの燃料噴射開始から、その燃料噴射開始に伴う圧力センサ２０ａの検出圧力の変動が生じる時までの噴射応答遅れ時間、及びその噴射応答遅れ時間を算出するのに必要な第１パラメータの少なくとも一方を表した噴射応答遅れ情報とする。 - 特許庁

To provide a memory controller which has no delay of an access time, even if input/output data vary in amount as a memory controller which has the same number of input lines and output lines and performs access control, when a memory which has a burst mode is used while the number of effective lines is varied corresponding to the amount of input/output data.例文帳に追加

同一複数の入力ライン及び出力ラインを有し、バーストモードを有するメモリを、有効ラインの数を入出力データ量に応じて変更して用いる際のアクセス制御を行うメモリ制御装置において、入出力データ量の変動が生じてもアクセス時間の遅延を生じないメモリ制御装置を提供すること。 - 特許庁

The radio repeater includes a database for storing the reception mode information of an opposite radio communication terminal and a communication history memory, and the delay transmission is performed only when it is determined that the opposite end is in the middle of intermittent reception, on the basis of the communication history memory and the database.例文帳に追加

無線中継装置に、相手方無線通信端末の受信モード情報を記憶したデータベースや通信履歴メモリを備え、通信履歴メモリやデータベースに基づき相手方が間欠受信中であることを判断した場合にのみ遅延送信を行うように構成する。 - 特許庁

When the time T reaches (n-1)L/n, the information memory 273 stores the received binary signal that is latched at the time T(=iL/n) by using, as a trigger, the second clock signal supplied from a delay element (n-1) to store the binary signal in a quantity of a unit frame into its information memory 2731.例文帳に追加

Ｔ＝（ｎ−１）Ｌ／ｎになると、情報メモリ２７３は、遅延素子２７１（ｎー１）から供給される第２のクロック信号をトリガとして、入力されたＴ＝ｉＬ／ｎでの２値信号をラッチして格納することにより情報メモリ２７３１に単位フレーム分の２値信号を格納する。 - 特許庁

Further, the imaging device includes a memory 109 which stores the position of a defect pixel of the imaging element 102 or the position of a test signal as an expected value, and a determination unit 106 which determines a suitable delay amount using the image signal input by the input unit 105 and the expected value stored in the memory 106.例文帳に追加

また、撮像素子１０２の欠陥画素の位置または試験信号の位置を期待値として格納するメモリ１０９と、取り込み部１０５により取り込まれただ画像信号と、メモリ１０９に格納された期待値とを用いて適正な遅延量を判定する判定部１０６とを備える。 - 特許庁

When the variation of a video image is determined on the basis of video information detected by a first video information detection part arranged on the prestage of a video display processing part using a frame memory, deterioration in picture quality caused by correcting deviation caused by a scene change can be suppressed by utilizing the video delay of the frame memory.例文帳に追加

フレームメモリを用いた映像表示処理部の前段の第１映像情報検出部によって検出した映像情報を元に映像の変化量を決定することで、フレームメモリによる映像遅延を利用し、シーン変化時の補正ズレによる画質劣化を抑制することを可能とする。 - 特許庁

In an image forming apparatus 1, a CPU 110 stores in an inter-drum delay memory section 320 check data produced through a first image processing circuit 310a to an Nth image processing circuit 310n.例文帳に追加

画像形成装置１において、ＣＰＵ１１０は、第１画像処理回路３１０ａ〜第Ｎ画像処理回路３１０ｎを介して生成した検査データを、ドラム間遅延メモリ部３２０に記憶する。 - 特許庁

An interference eliminating part 516 responds to the control signal from the timing control part 511, uses the second delay profile, and performs interference eliminating process with respect to a digital base band signal from a memory 515.例文帳に追加

干渉除去部５１６は、タイミング制御部５１１からの制御信号に応じて、第２遅延プロファイルを用いて、メモリ５１５からのディジタルベースバンド信号に対する干渉除去処理を行う。 - 特許庁

To provide a memory control method that, when reading data from a SDRAM, can prevent malfunction due to wiring delay, and can correctly fetch the data read even if the access time varies.例文帳に追加

ＳＤＲＡＭからデータを読み出す時に、配線遅延による誤動作を防止し、アクセスタイムにばらつきがある場合でも読み出したデータを正しく取り込むことができるメモリ制御方法を提供する。 - 特許庁

To shorten a delay time of image data read from a frame buffer memory at an image processor mounted to and used for an in-vehicle imaging system when the frame rate of input image data is lowered.例文帳に追加

車載用撮像システムに搭載して用いる画像処理装置において、入力画像データのフレームレートが低下した場合に、フレームバッファメモリから読み出される画像データの遅延時間を抑えるようにする。 - 特許庁

The demodulator 1 also uses the delay memory 31, having a capacity for a guard interval and delays a guard interval part in the case of calculating an FFT window for OFDM symbols subsequent to the first OFDM symbol.例文帳に追加

また、最初のＯＦＤＭシンボル以降のＯＦＤＭシンボルに対するＦＦＴウィンドウを算出する場合には、上記ガードインターバル分の容量の遅延メモリ３１を用いてガードインターバル部分を遅延させる。 - 特許庁

To provide an audio signal delay unit capable of suppressing a deviation in reproduction timings between a video signal and an audio signal caused when processing such as resolution conversion is carried out with a small memory amount.例文帳に追加

解像度変換等の処理を行った場合に生じる映像信号と音声信号の再生タイミングのずれを、少ないメモリ量で抑制することができる音声信号遅延装置を提供する。 - 特許庁

To provide a delay locked loop which can stably operate even under the worst condition of a semiconductor memory device such as noise interference, PVT variation and frequent entry/exit of a power down mode.例文帳に追加

ノイズの干渉、ＰＶＴの変動、及び頻繁に起こるパワーダウンモードへの進入・脱出など、半導体メモリ素子の最悪の状況でも安定的に動作できる遅延固定ループを提供すること。 - 特許庁

To accurately grasp an access time for a large number of memory cell arrays in a test for a short time and to prevent occurrence of delay of access in a representative pin at the normal time, concerning a semiconductor integrated circuit.例文帳に追加

半導体集積回路に関し、短時間のテストで多数のメモリセルアレイに対するアクセスタイムを正確に把握し、かつ、通常時に、代表ピンにおけるアクセスの遅延を生じさせないことを目的とする。 - 特許庁

To provide a semiconductor storage device with a configuration of shared bit lines between adjacent memory cell columns that prevents data from being wrongly written and read with a delay when the data are written and read.例文帳に追加

隣接するメモリセル列間でビット線を共有する構成とした場合において、データ書込およびデータ読出時における誤書込およびデータ読出遅延を防止する半導体記憶装置を提供する。 - 特許庁

When it is found that the stressing treatment has been set up, the outputs of the delay units of the microphone array unit are summed up and synthesized by an adder, and the voices sounding from the specific direction are stressed and output to a voice memory (S110).例文帳に追加

設定済みである場合には、マイクロホンアレー部の各遅延器の出力を加算器で加算合成して、特定方向を強調した音声を音声メモリに出力させる（Ｓ１１０）。 - 特許庁

By positioning data of a cube formed by eight lattice points in continuous addresses, the data is read into a cache memory by a small number of times of cache line reading, and delay of a processor is reduced.例文帳に追加

格子点８点によって作られるキューブ分のデータを連続アドレスに配置することによって少ない回数のキャッシュライン読み込みによってキャッシュメモリにデータをとりこみ、プロセサの遅延を削減する。 - 特許庁

The memory control unit 120 changes the access control on the delay buffer regions, in accordance with a processing load onto the video signal VIDEO 1 and that onto the video signal VIDEO 3.例文帳に追加

メモリー制御部１２０は、映像信号ＶＩＤＥＯ１に対する処理負荷及び映像信号ＶＩＤＥＯ３に対する処理負荷に応じて、遅延バッファー領域に対するアクセス制御を変更する。 - 特許庁

Correlation data written in the memory areas 100, 200 are generated by duplexing correlation data output from a scan-correlative processing circuit on a time base using a delay circuit.例文帳に追加

記憶エリア１００及び２００に書き込むべき相関データは、スキャン相関処理回路から出力される相関データを、遅延回路を用いて時間軸上で二重化することにより発生させる。 - 特許庁

The CPU outputs an adjustment pattern stored in a print data delay memory by delaying it based on the calculated position shift and allows the LED heads 751, 752 to emit lights simultaneously by an LED head emission control circuit.例文帳に追加

そして、CPUは算出された位置のずれに基づいて、印字データ遅延メモリに記憶された調整パターンを遅延して出力し、LEDヘッド発光制御回路を介して、LEDヘッド７５_1，７５_2を同時発光させる。 - 特許庁

Subsequently, next data is read out from the memory 100, and the selection part 105a outputs a delayed pulse signal, which is delayed at a delay circuit 1052 located in the following stage, to the latch circuit 106.例文帳に追加

次回は、メモリ１００からは次のデータが読み出されると共に、選択部１０５ａは、次段に位置する遅延回路１０５２により遅延した遅延パルス信号をラッチ回路１０６に出力する。 - 特許庁

Next, the mode signal MOD is switched to a normal mode (level 'L'), the SW18, 19 are turned on, the SW20 is turned off, an operation time of a memory macro-cell 10A to which a delay time of the measuring system is added is measured.例文帳に追加

次に、モード信号ＭＯＤを通常モード（レベル“Ｌ”）に切り替え、ＳＷ１８，１９をオン、ＳＷ２０をオフにして、測定系の遅延時間を加えたメモリマクロセル１０Ａの動作時間を測定する。 - 特許庁

To obtain a memory device which assures high-speed read operation and can reduce a delay of the read operation start timing of the read operation even when the write operation frequency is same as the read operation frequency.例文帳に追加

読み出し速度を高速化する上、書き込みの頻度が読み出しの頻度と同程度の場合でも書き込み動作による読み出し動作開始時期の遅れを低減し得るメモリ装置を実現する。 - 特許庁

Then as to a left speaker group of the FL and RL, a common delay amount is set in the same way, and the setting value is added to the preceding value and a nonvolatile memory 13 stores the result for use.例文帳に追加

次いで例えばＦＬ、ＲＬの左側のスピーカグループを選択し、同様に左側の両スピーカに共通の遅延量を設定し、先の値と加算し、これを不揮発性メモリ１３に記憶して使用する。 - 特許庁

When the correlation value corr(t) by one frame is stored, the correlation value corr(t) by one frame, which is stored in the correlation value storage memory 92 is read, and a delay profile determination portion 93 estimates a channel.例文帳に追加

１フレーム分の相関値corr(t)が記憶されたとき、相関値格納メモリ９２に記憶されている１フレーム分の相関値corr(t)が読み出され、遅延プロファイル判定部９３によりチャネルが推定される。 - 特許庁

The line buffer memory group 226 is utilized to control the data delay quantity in order to form images of individual light beams emitted from the VCSELs 380a on one line parallel with the sub-scanning direction on a scanned surface.例文帳に追加

ラインバッファメモリ群226 は、VCSEL380a から発せられた個々の光ビームを被走査面上の副走査方向に平行な同一の直線上に結像させるために、データ遅延量を制御するために利用される。 - 特許庁