「delay memory」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

As an example, the corrected reference data determining section determines a corrected reference data set from among a plurality of reference data sets stored in the reference data memory section, which has a corresponding delay member temperature that is closest in value to the measured temperature value.例文帳に追加

一例として、補正参照データ決定部は、参照データメモリ部に格納される複数の参照データのうち、対応の遅延部材温度が遅延部材の温度計測値に最も近いものを補正参照データに決定する。 - 特許庁

To provide an electronic apparatus that can delay the rewriting frequency of a memory with a restricted rewriting frequency to reach a limit value as far as possible, while preventing or suppressing a cost increase without being affected by power shutdown.例文帳に追加

コストアップを防止又は抑制しつつ、電源の遮断による影響を受けることなく、書き換え回数が制限されているメモリの該書き換え回数が制限値に達するのをできるだけ遅延させることのできる電子機器を提供する。 - 特許庁

An integrated circuit for digital signal processing includes doubled memories which are doubled for top and reverse sides and have top and reverse regions replaced by each sampling cycle, the access circuit which reads and writes signals out of and to the delay memory, and a first signal processing unit and a second signal processing unit.例文帳に追加

表裏に二重化され、サンプリング周期毎に表裏の領域が入れ替わる二重化メモリと、遅延メモリに対して信号の読書きを行うアクセス回路と、第１信号処理部と第２信号処理部を備える。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

The lighting device does not delay lighting of the discharge lamp by a time required for reference and memory of the illuminance since it is different from the case in which the illuminance used for calculation of the new target illuminance is attained before starting the preheating operation P1.例文帳に追加

新たな目標照度の演算に用いる照度を予熱動作Ｐ１の開始前に得る場合と違い、照度の参照及び記憶にかかる時間の分だけ放電灯の点灯を遅くしてしまうようなことがない。 - 特許庁

To provide a DSP capable of performing level detection processing, frequently executed by the DSP processing a musical sound signal, without requiring many steps of a μ program nor making an access circuit of a delay memory wasteful.例文帳に追加

楽音信号を処理するＤＳＰにおいて頻繁に実行されるレベル検出処理を、μプログラムの多くのステップを費やすことなく、かつ遅延メモリのアクセス回路が無駄になることもないように実行可能とするＤＳＰを実現する。 - 特許庁

To provide a semiconductor memory which has a self-timing circuit simulating signal delay and is superior in stability for dispersion of manufacturing and in which power consumption by the self-timing circuit is comparatively small.例文帳に追加

本発明は、信号遅延を模擬するセルフタイミング回路を有し製造ばらつきに対する安定性に優れると共に、セルフタイミング回路による電力消費が比較的小さい半導体記憶装置を提供することを目的とする。 - 特許庁

A second power source terminal Vcc2 supplying voltage to a delay circuit 400 or an ATD generating circuit 200 is provided separately from a first power source terminal Vcc1 supplying voltage the other circuits constituting a semiconductor memory.例文帳に追加

遅延回路４００またはＡＴＤ発生回路２００に電圧を供給する第２の電源端子Ｖｃｃ２を、半導体記憶装置を構成する他の回路に電圧を供給する第１の電源端子Ｖｃｃ１とは別に設ける。 - 特許庁

To provide a data transfer timing correcting device capable of preventing data transmission and reception from being in an abnormal state regardless of the existence of a fluctuation in the number of data delay cycles (latency) in a system for transmitting and receiving data to/from an external memory part.例文帳に追加

外部メモリ部に対してデータ送受信を行うシステムにおいて、データ遅延サイクル数（レイテンシ）に変動があってもデータ送受信が異常状態とならないようにすることができるデータ転送タイミング補正装置を提供する。 - 特許庁

A memory LSI30 generates a plurality of clocks CLKa, CLKb, CLKc having an equally divided delay time from the synchronizing clock signal CLK1 of the SDRAM, and reads data from a plurality of SDRAMs 31, 32, 33 with respective clocks.例文帳に追加

メモリＬＳＩ３０は、ＳＤＲＡＭの同期クロック信号ＣＬＫ１から等分の遅延時間を持つ複数のクロックＣＬＫａ、ＣＬＫｂ、ＣＬＫｃを生成し、複数のＳＤＲＡＭ３１、３２、３３からそれぞれのクロックでデータを読み出す。 - 特許庁

To reduce memory capacity and to shorten delay time when changing the sequence of image data through a memory, in, for example, application to a digital still camera with respect to an imaging apparatus, an image processing apparatus, an image processing method, a program for the image processing method, and a recording medium in which the program for the image processing method is recorded.例文帳に追加

本発明は、撮像装置、画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体に関し、例えばデジタルスチルカメラに適用して、メモリを介して画像データの順序を変更する場合に、メモリの容量を低減し、遅延時間を短くすることができるようにする。 - 特許庁

To prevent the erroneous trying of program verification operation and the like and the reduction of the speed of a flash memory device when program verification operation and the like are performed after delay previously set, in an execution method of program verification operation and erasion verification operation, a control circuit for a detecting time, and a flash memory device.例文帳に追加

プログラム検証動作および消去検証動作の実施方法、検出時間制御回路およびフラッシュメモリデバイスに関し、予め設定された遅延後にプログラム検証動作等を実施する場合に、プログラム検証動作等が誤って試行されたりフラッシュメモリデバイスの速度が低下したりするのを防止することを目的とする。 - 特許庁

The DSP 303 distinguishes a radio wave representing Rayleigh fading using a plurality of paths from a radio wave representing the Rayleigh fading by filtering by a Doppler spectrum filter 305, sets a delay quantity of the memory 301 in the FIFO memory, and sets a complex coefficient of the complex multiplier 302 on the basis of parameters of reception power, a phase and a Doppler frequency.例文帳に追加

ＤＳＰ３０３は、複数のパスを利用してレイリーフェージングを表現する電波とドップラースペクトラムフィルタ３０５でフィルタリングしてレイリーフェージングを表現する電波とを選別し、ＦＩＦＯ型メモリー３０１の遅延量を設定し、受信電力、位相及びドップラー周波数のパラメータに基づいて複素乗算器３０２の複素係数を設定する。 - 特許庁

In embodiment of the invention, the programming method of the nonvolatile memory device having a charge storage layer, a memory device, and a system, perform at least one unit programming loop, but each unit programming loop applies a programming pulse to at least two pages, applies time delay to the at least two pages, and applies a verifying pulse to the at least two pages.例文帳に追加

本発明の実施の形態による電荷保存層を有する不揮発性メモリ装置のプログラム方法、メモリ装置、システムは、少なくとも一つの単位プログラムループを遂行するが、各単位プログラムループは少なくとも二つのページにプログラムパルスを印加し、前記少なくとも二つのページに時間遅延を加え、前記少なくとも二つのページに検証パルスを印加する。 - 特許庁

The first semiconductor memory and the second semiconductor memory of the multichip package have circuits to ensure matching of signal delay between a pad into which respective clock signals are inputted, a pad into which a reverse clock signal is inputted, a pad from which data enable signals are outputted, and a pad from which data signals are outputted, and their respective periphery circuits.例文帳に追加

本発明のマルチチップパッケージの第１の半導体メモリ及び第２の半導体メモリにおいては、それぞれのクロック信号が入力されるパッド、反転クロック信号が入力されるパッド、データイネーブル信号が出力されるパッド、データ信号が出力されるパッドとそれぞれの周辺回路との間に信号遅延の整合を保証する回路を有している。 - 特許庁

This circuit is provided with a monitor circuit 12 for monitoring information about a delay caused between a plurality of data transmission lines 11, 12 in the memory 2, and a generating circuit 21 for generating a plurality of internal synchronization clocks of which phases are different from one another, matching their delays.例文帳に追加

メモリ部２における複数のデータ伝送線１１、１３の間で生じる遅延に係わる情報をモニタするモニタ回路１２と、その遅延に合わせて位相が異なる複数の内部同期クロックを生成する生成回路２１と、を備える。 - 特許庁

To provide a method for avoiding defect in a control program for reducing an excess cost and delay of schedule by avoiding the defect even when the defect occurs in the control program in a non-rewritable memory and a correction of the program is required.例文帳に追加

書換え不可能メモリ内の制御プログラム上に不具合が発生し修正が必要になった場合でも、不具合を回避することで余分なコストの発生や日程の遅れを軽減することができる不具合制御プログラム回避方法を提供する。 - 特許庁

After a state of a terminal is changed to an optimum state by a control signal, the delay synchronism loop circuit is enabled, also, a state of a terminal is changed to an optimum state by a control signal while the memory device performs auto-refresh operation periodically.例文帳に追加

制御信号により端子の状態が最適状態に変更された後で遅延同期ループ回路がイネーブルされ、また、メモリ装置がオートリフレッシュ動作を周期的に行う間に制御信号により端子の状態が最適状態に変更される。 - 特許庁

A plurality of non-random access non-volatile memories are used, and the switching is executed based on the busy information of each of those non-random access non-volatile memories so that the delay of the execution of a program due to the busy period of the non-random access non-volatile memory can be reduced.例文帳に追加

複数の非ランダムアクセス型不揮発メモリを使用し、その切替えを個々の非ランダムアクセス型不揮発メモリのビジー情報で行うことで、非ランダムアクセス型不揮発メモリのビジー期間によるプログラム実行の遅延を抑えることができる。 - 特許庁

The 2nd circuit (80) is equipped with an address-specifiable memory (84) so as to selectively store the 2nd digital signal and also so as to give the 2nd variable delay to the 2nd digital signal by outputting the 2nd digital signal on a first-in first-out basis.例文帳に追加

第２の回路（８０）は、第２のディジタル信号を選択的に記憶するため、且つ第２のディジタル信号を先入れ先出し方式で出力して第２のディジタル信号に可変の第２の遅延を与えるためのアドレス指定可能なメモリ（８４）を備える。 - 特許庁

In addition, granularity, channel estimation delay, and channel estimation memory size can be improved adaptively while guaranteeing channel estimation performance suitable for the channel environment to determine the minimum burst allocation size according to the channel environment between the base station and the terminal.例文帳に追加

また、基地局と端末との間のチャンネル環境によって最小バースト割当てサイズを決定するために、チャンネル環境に適したチャンネル推定能を確保しつつ、適応的にグラニュラリティ（Granularity）、チャンネル推定遅延、チャンネル推定メモリサイズなどを改善できる。 - 特許庁

A correlation value between an output ADO of an A/D converter and an output MO of a delay memory resulting from delaying the output ADO by a valid symbol period equivalent to the circuit setting mode is subjected to moving average processing and summation of the absolute value for the guard interval period of circuit setting.例文帳に追加

Ａ／Ｄ変換器出力ＡＤＯと回路設定のモードに相当する有効シンボル期間長遅延した遅延メモリ出力ＭＯとの相関値は、回路設定のガードインターバル期間の移動平均および絶対値加算が施される。 - 特許庁

To reliably process display data and to secure the display performance even when there is a delay in reading data from an external memory outside the processor, such as when the traffic is large on the data bus.例文帳に追加

例えばデータバスのトラフィックがあがった場合など、プロセッサ外部の外部メモリからのデータ読み込みが間に合わなくなる虞がある状況であっても、表示データ処理を確実にできるようにし、表示性能を確保することができるようにする。 - 特許庁

To provide a semiconductor memory device, capable of reducing the problem of an RC delay caused by the extension of a data line, such as a global data line or a local data line, and achieving high speed and large capacity for, e.g., an eDRAM constituted by stacking submacros.例文帳に追加

グローバルデータ線やローカルデータ線等のデータ線の線長に由来するＲＣ遅延の問題を軽減し、サブマクロを積み重ねて構成される例えばｅＤＲＡＭを高速、大容量化できる半導体記憶装置を提供することである。 - 特許庁

To provide a semiconductor memory device that generates a duty-corrected delay locked clock and corrects duty only by one DLL and efficiently corrects the duty ratio of an inputted clock signal to be outputted.例文帳に追加

デューティ補正された遅延固定クロックを生成することができ、１つのＤＬＬだけでもデューティ補正が可能で、かつ、入力されるクロック信号のデューティ比を効率的に補正して出力することができる半導体メモリ装置を提供すること。 - 特許庁

To provide a network device which is capable of performing packet generation processing with less processing delay and efficient memory use, in image distribution processing of transmitting data of one image stream from a camera device connected to a network to a plurality of reception terminals, in different packet sizes.例文帳に追加

ネットワークに接続されたカメラ装置から、１つの映像ストリームを異なるパケットサイズで複数の受信端末にデータ送信するような映像配信処理において、処理遅延が少なく、メモリ使用効率の良いパケット生成処理を行うこと。 - 特許庁

To eliminate the necessity of a delay control circuit to automatically adjust a skew between a read data and a clock, to improve the selection yield of a board, and to extend the degree of freedom in the combination of parts on the board at the time of design, in a control circuit for controlling a memory.例文帳に追加

メモリを制御する制御回路において、遅延調整回路を不要にし、リードデータとクロックのスキューを自動的に合わせ、ボードの選別歩留りの改善や設計時のボード上の部品組み合わせの自由度を広げることにある。 - 特許庁

The CPU circuit 13 controls the frequency adjustment circuit 15 and the DQ adjustment circuit 17 to variously change the frequencies of a clock signal CLK input to an external memory 210 and the delay amount of a data signal DQ.例文帳に追加

ＣＰＵ回路１３は、周波数調整回路１５およびＤＱ調整回路１７を制御することにより、外部メモリ２１０に入力されるクロック信号ＣＬＫの周波数およびデータ信号ＤＱの遅延量を種々変化させる。 - 特許庁

To attain an optical memory, a variable light delay line, and a highly efficient wavelength conversion element by achieving adiabatic wavelength conversion by modulating the refractive index of a mode gap resonator, and using the resulting change in the coupling with a waveguide.例文帳に追加

モードギャップ型共振器の屈折率を変調することによって、断熱的な波長変換を実現し、その結果導波路との結合が変化することを利用することで、光メモリ、可変な光遅延線、及び高効率な波長変換素子を実現する。 - 特許庁

To eliminate a limitation on the clock frequency caused by the strobe signal delay variation due to voltage and/or temperature (PVT) variations so that data signals is driven with sufficiently high reliability and latched in appropriate timing by a memory controller.例文帳に追加

電圧および／または温度（ＰＶＴ）の変動によるストローブ信号の遅延の変化に起因して生じるクロック周波数の制限をなくし、メモリ・コントローラがデータ信号を十分に高い信頼性で駆動し適切なタイミングでラッチできるようにする。 - 特許庁

Signal transmission delay in the read-word lines RWL is reduced by dividing and arranging read-word lines RWL for each region AR1, AR2 to which a memory cell array 10 is divided and formed in the direction of column, and data read-out operation speed can be increased.例文帳に追加

メモリアレイ１０を列方向に分割して形成される領域ＡＲ１，ＡＲ２ごとにリードワード線ＲＷＬを分割配置することによって、リードワード線ＲＷＬにおける信号伝搬遅延を低減して、データ読出動作を高速化できる。 - 特許庁

The matched filter 53 executes the synchronous acquisition of the receiving chip signals D0-D3 outputted from the large-scale memory 51A and outputs a despreading timing signal TM to a despreading circuit 62, a code generating circuit 63, and the delay profile calculating part 71.例文帳に追加

マッチドフィルタ５３は、大規模メモリ５１Ａから出力される受信チップ信号Ｄ０〜Ｄ３の同期捕捉を行ない、逆拡散回路６２、コード生成回路６３、および遅延プロファイル計算部７１に、逆拡散タイミング信号ＴＭを出力する。 - 特許庁

Also, the read on the reception side is started with slight delay from the write in the case that the transfer rate of the transmission side is high and the read is started after full data are temporarily written in the memory in the case that the transfer rate of the reception side is high.例文帳に追加

また、送信側の転送レートが高い場合には、受信側での読み出しは、書き込みよりも若干遅れて開始し、受信側の転送レートが高い場合には、いったんメモリにいっぱいのデータが書き込まれてから読み出しを開始する。 - 特許庁

A topology detection unit 19 inside an AV controller 2 detects a topology of a surround system and records it in an audio/video correction value memory 18 as topology information and when the topology is changed, a video signal delay unit 13 and an audio processing unit 14 perform lip-sync correction and time alignment by adjusting delay amounts of video signals and audio signals in accordance with the topology information.例文帳に追加

ＡＶコントローラ２内部にあるトポロジー検出部１９は、サラウンドシステムのトポロジーを検出し、トポロジー情報として音声／映像補正値メモリ１８に記録を行い、映像信号遅延部１３及び音声処理部１４は、トポロジーが変更された際には、そのトポロジー情報に応じて映像信号及び音声信号の遅延量を調整することでリップシンク補正及びタイムアライメントを行う。 - 特許庁

This device is a semiconductor device of a SDRAM, a delay circuit 1 setting delay quantity of a control signal, input data, and output data is inserted in an input stage and an output stage of a memory circuit consisting of direct peripheral circuits and indirect peripheral circuits to reduce skew of the control signal, input data, and output data for a clock signal in accordance with shape of a package and word constitution.例文帳に追加

ＳＤＲＡＭの半導体装置であって、メモリアレイと、この直接周辺回路、間接周辺回路からなるメモリ回路の入力段、出力段に、パッケージ形状と語構成に応じて、クロック信号に対する制御信号、入力データ、出力データのスキューを低減するために、制御信号、入力データ、出力データの遅延量を設定する遅延回路１が挿入されている。 - 特許庁

A CPU reads appropriate data from a memory where data for adjustment for adjusting the non-overlap time of the two-phase clock signal are stored in accordance with sensor signals outputted by a temperature sensor and a voltage sensor for sensing the operation environment of a microcomputer and sets a delay time (d) by delay controlling parts 12a and 12b arranged in a two-phase clock single generating part 4.例文帳に追加

ＣＰＵは、マイクロコンピュータの動作環境をセンシングする温度センサ，電圧センサが出力したセンサ信号に応じて、二相クロック信号のノンオーバーラップ時間を調整するための調整用データが記憶されているメモリより適切なデータを読み出して、二相クロック信号生成部４に配置されているディレイ制御部１２ａ，１２ｂによって遅延時間ｄの設定を行う。 - 特許庁

When allowable delay conditions determined on the basis of image data information and in the state of an image processing apparatus to execute image processes of this image data tend to be in the intensified state, transfer clock frequency to read image data is set to the trend to make the delay smaller and the image data stored in a memory card 27 are read in the preset transfer clock frequency.例文帳に追加

画像データの情報に基づいて及びこの画像データの画像処理を実行する画像処理装置の状態に基づいて定められる遅延許容状態がより強い傾向であるときには、より小さくなる傾向に画像データを読み出す転送クロック周波数を設定し、設定した転送クロック周波数でメモリカード２７に記憶された画像データを読み出す。 - 特許庁

To provide a dielectric memory having a stereoscopically stacked structure wherein the wiring delay caused by its upper electrode of a cell plate is prevented and its high integration and its high-speed operation are made possible, without depending on the materials used in its dielectric film and its capacitor upper electrode.例文帳に追加

誘電体膜に用いる材料及び容量上部電極に用いる材料に依存することなく、上部電極のセルプレートの配線遅延を防止し、高集積で且つ高速動作が可能な立体スタック型構造の誘電体メモリを提供する。 - 特許庁

Also, a driving method of the semiconductor memory device includes a step for outputting a DLL clock in which an internal clock is delay-locked, a step for controlling data eye if data, and a step for outputting the data synchronizing with the input of the DLL clock.例文帳に追加

また、内部クロックが遅延ロックされたＤＬＬクロックを出力するステップと、データのデータアイを制御するステップと、前記データを前記ＤＬＬクロックの入力に同期して出力するステップとを含む半導体メモリ装置の駆動方法を提供する。 - 特許庁

To make an integrated circuit high integration density and low in power consumption by eliminating a memory and an erroneous synchronization avoiding circuit in a circuit of a frame synchronization system by multi-spot monitoring and whose frame aligner uses a delay inserting/removing system.例文帳に追加

多点監視によるフレーム同期方式であり、かつフレームアライナが遅延挿脱方式を採用している回路において、メモリの削減をするとともに誤同期回避回路の削減を実施し、集積回路の集積度、低消費電力化を実現することにある。 - 特許庁

To provide a data taking-in circuit for taking in data from a synchronous memory that enables a DDR interface for taking in input signal data to eliminate a difference in delay between signals of the input signal data at the rising and trailing edges of each data strobe signal.例文帳に追加

データストローブ信号の立ち上がり及び立ち下がりで、入力信号データの取込みを行うＤＤＲインターフェースにおいて、該入力信号データの各信号間の遅延差を解消することができる同期式メモリからのデータ取込み回路を提供する。 - 特許庁

To provide a video editing system and a method for editing the same capable of easily using a video raw material in a video server at a remote location, avoiding an influence of a delay of a network by using a cache memory, and realizing an improvement in operability of a video editing work.例文帳に追加

遠隔地の映像サーバにある映像素材を容易に使用でき、キャッシュメモリを用いてネットワークの遅延による影響を回避でき、映像編集作業の操作性の向上を実現できる映像編集システム及びその編集方法を提供する。 - 特許庁

Each unit programming or erasing loop includes a step to apply a programming pulse, an erasing pulse, a time delay, a soft erase pulse, and soft programming pulse and/or a verifying pulse, as a positive or negative voltage to a portion (for example, a word line or a substrate) of the nonvolatile memory device.例文帳に追加

各単位プログラム又は消去ループは、不揮発性メモリ装置の一部（例えば、ワードライン又は基板）にプログラムパルス、消去パルス、時間遅延、ソフト消去パルス、ソフトプログラムパルス及び／又はベリファイパルスを正の電圧又は負の電圧で印加するステップを含む。 - 特許庁

When IP-TRK 202 detects congestion which occurs in an IP network 10, a CPU 205 establishes a call between telephone terminals 30 and 31 based on information of a memory 206 and suppresses the occurrence of packet loss owing to delay in the case of transfer.例文帳に追加

ＩＰ−ＴＲＫ２０２がＩＰ網１０で発生した輻輳を検出すると、ＣＰＵ２０５がメモリ２０６の情報を元に電話端末３０と電話端末３１との通話呼を確立させ、転送時の遅延によるパケットロスの発生を抑えるようにする。 - 特許庁

When an active command for activating the specific row(line) of the memory cell array 22 is impressed, a control signal ϕ1 is validated after fixed delay equivalent to a time rRCD until a read command is impressed, and generated in each cycle of the clock CLK.例文帳に追加

制御信号φ１はメモリセルアレイ２２の特定のロウを活性化させるアクティブコマンドが印加された場合に、リードコマンドが印加されるまでの時間ｔＲＣＤに相当する固定遅延ののちに有効化され、以後はクロックＣＬＫのサイクル毎に生成される。 - 特許庁