「delay memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A synchronizing memory 8 is a memory for output delay adjustment of the image area separation signal, and picture data of several tens of lines can be stored in this memory.例文帳に追加

同期合わせ用メモリ８は、像域分離信号の出力ディレイ調整用のメモリで、数１０ライン分の画像データを記憶できる。 - 特許庁

Thus, resizing and the prediction calculation are performed within delay time by a delay circuit 31 and the memory is reduced.例文帳に追加

これによって、リサイズおよび遅延回路３１による遅延時間内で予測演算を行い、メモリを削減することができる。 - 特許庁

At that time, the judgement operation is repeated by storing the delay time of the delay circuit 12 and the judgment result in a memory 21.例文帳に追加

このとき、遅延回路１２の遅延時間と判定結果とをメモリ２１に記憶させながら判定動作を繰り返す。 - 特許庁

The packed C color image data are restored, with a delay in the delay memory, to a normal pixel unit in the pixel division part.例文帳に追加

パッキングされたＣ色画像データはディレイメモリで遅延された後、画素分割部で通常の画素単位に復元される。 - 特許庁

To provide a semiconductor memory device in which delay in access time and/or area of memory cell array can be reduced.例文帳に追加

アクセス時間の遅延及び／或いはメモリセルアレイ面積を減少させうる半導体メモリデバイスを提供する。 - 特許庁

The inverted clock signal incurs a first propagation delay prior to reaching the memory module as a memory clock signal.例文帳に追加

反転クロック信号によってメモリモジュール到達前の第１の伝搬遅延がメモリクロック信号として与えられる。 - 特許庁

To provide a memory controlling an address buffer by utilizing a programmable delay circuit.例文帳に追加

プログラマブル遅延回路を利用してアドレス・バッファを制御するメモリを提供する。 - 特許庁

To provide a sensing delay circuit and a semiconductor memory device which ues the circuit.例文帳に追加

センシング遅延回路及びこれを用いた半導体メモリー装置を提供する。 - 特許庁

To reduce processing delay when sharing a memory by a CPU and a hardware module.例文帳に追加

ＣＰＵとハードウェアモジュールとのメモリ共有時に処理遅延の軽減を図る。 - 特許庁

The memory interface circuit is equipped with: a delay circuit; an inspection circuit; and a determination circuit.例文帳に追加

メモリインタフェース回路は、遅延回路と、検査回路と、判定回路とを具備する。 - 特許庁

The delay time adjustment element 121 delays an input signal for the delay time corresponding to the delay adjustment quantity stored in the delay time memory cell 111 and outputs the input signal to an output buffer 161.例文帳に追加

遅延時間調整素子１２１は、遅延時間記憶素子１１１に記憶された遅延調整量に応じた遅延時間で入力信号を遅延し、出力バッファ１６１へ出力する。 - 特許庁

To delay a reference clock for data capture with a high frequency clock of a memory controller.例文帳に追加

メモリ制御装置の高周波数クロックでデータ取込用基準クロックを遅延する。 - 特許庁

The semiconductor memory comprises a delay synchronous loop 111 and a voltage supply unit 151.例文帳に追加

この半導体メモリ装置は遅延同期ループ111及び電圧供給部151を具備する。 - 特許庁

To suppress signal delay in a memory cell array configuration having multi-divided bit lines.例文帳に追加

ビット線が多分割されたメモリセルアレイ構成においても、信号遅延を抑制する。 - 特許庁

Thereby, access for a plurality of memory cell arrays is performed without delay.例文帳に追加

これにより、複数のメモリセルアレイへのアクセスを遅延を生じさせることなく行う。 - 特許庁

To provide phase and delay locked loops and a semiconductor memory device having the same.例文帳に追加

位相及び遅延同期ループとこれを備えた半導体メモリ装置を提供する。 - 特許庁

TIMING SIGNAL GENERATING CIRCUIT, DLL CIRCUIT, SEMICONDUCTOR MEMORY, AND VARIABLE DELAY CIRCUIT例文帳に追加

タイミング信号発生回路、ＤＬＬ回路、半導体記憶装置及び可変遅延回路 - 特許庁

To improve error detection accuracy and to suppress increase in capacity of a delay memory within a device.例文帳に追加

エラーの検出精度を上げ装置内の遅延用メモリの容量増加を抑える。 - 特許庁

The plurality of memory components 116, 117, 118 are constituted according to an adjustment related to an address bus propagation delay and a data bus propagation delay.例文帳に追加

複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。 - 特許庁

The plurality of memory components are configured according to coordinates relating to the address bus propagation delay and the data bus propagation delay.例文帳に追加

複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。 - 特許庁

In a delay time memory cell 111, a delay adjustment quantity required for each bit is determined and stored based upon delay time measured in advance for each bit.例文帳に追加

遅延時間記憶素子１１１には、予め測定されたビットごとの遅延時間に基づいて、ビットごとに必要な遅延調整量が決定され、記憶されている。 - 特許庁

A delay control information calculation section 140 generates delay control information using a reference time stamp used when a transmission frame is written in the delay memory 133a. 133b.例文帳に追加

遅延制御情報算出部１４０は、遅延メモリ１３３ａ，１３３ｂに伝送フレームが書き込まれたときの基準タイムスタンプを用いて遅延制御情報を生成する。 - 特許庁

To provide an associative memory of which carry delay is small and area is small, in an associative memory performing association by an added value.例文帳に追加

加算値で連想する連想メモリにおいて、桁上がり遅延の小さい小面積な連想メモリを提供する。 - 特許庁

A memory control circuit 320 uses the peak signal before emphasis to control a delay memory 33 for a required period.例文帳に追加

メモリ制御回路３２０は、強調前のピーク信号を使用して必要期間長遅延メモリ３３３を制御する。 - 特許庁

DATA STROBE INPUT BUFFER, SEMICONDUCTOR MEMORY DEVICE, DATA INPUT BUFFER, AND METHOD FOR CONTROLLING PROPAGATION DELAY TIME OF SEMICONDUCTOR MEMORY例文帳に追加

データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 - 特許庁

Further, a filter memory and a coefficient memory memorize the intermediate data and a filter coefficient in a delay circuit in the digital filter (30).例文帳に追加

さらに、フィルタメモリと係数メモリはディジタルフィルタ（３０）の中の遅延回路での途中データ及びフィルタ係数を記憶する。 - 特許庁

The waveform memory 2 can be accessed even in a period when the address to the delay memory 3 is transferred with the address bus 5.例文帳に追加

波形メモリ2は、遅延メモリ3に対するアドレスがアドレスバス5で転送されている期間においてもアクセス可能となる。 - 特許庁

Digital delay buffers are provided to both a high-speed processing and small capacity memory portion, and a low-speed processing and bulk memory portion.例文帳に追加

デジタル遅延バッファが、高速処理・小容量メモリ部及び低速処理・大容量メモリ部双方に提供される。 - 特許庁

To provide a memory storage architecture for preventing the generation of any time delay to arbitrary writing access in a memory.例文帳に追加

メモリ内の任意の書き込みアクセスに対して時間遅れを生み出さないようなメモリ格納アーキテクチャを提供する。 - 特許庁

In one-line delay operation, two CLKs to the memory 101 perform operation as one CLK.例文帳に追加

１ＬＩＮＥ遅延動作は、メモリ１０１への２ＣＬＫが同一ＣＬＫで動作を行う。 - 特許庁

To provide a delay fixed loop that is used in a semiconductor memory device having few jitters.例文帳に追加

少ないジッタを有する半導体メモリ装置で用いられる遅延固定ループを提供する。 - 特許庁

To provide a semiconductor memory device provided with a partially controlled delay synchronous loop.例文帳に追加

部分的に制御される遅延同期ループを備える半導体メモリ装置を提供する。 - 特許庁

The depressed time is set as the delay time and stored in a memory (not shown) (S13).例文帳に追加

この押下げ時間を遅延時間として設定し、図示のないメモリに格納する（Ｓ１３）。 - 特許庁

A calculation reference data memory 700 has a field list, a ch list and a delay time list.例文帳に追加

計算参照データメモリ７００は、電界リスト、ｃｈリスト及び遅延時間リストを有する。 - 特許庁

To provide a semiconductor memory device that does not generate erroneous write, access delay and the like.例文帳に追加

誤書込みやアクセス遅延等の発生しない半導体記憶装置を提供する。 - 特許庁

The respective signal processing means have delay memory 11 giving delay quantity in a time unit corresponding to the sampling period and delay units 12 giving delay quantity in short time which is not more than time corresponding to the sampling period.例文帳に追加

各信号処理手段は、サンプリング周期に対応する時間単位で遅延量を与える遅延メモリ１１と、サンプリング周期に対応する時間以下の短い時間で遅延量を与える遅延器１２と、を具備している。 - 特許庁

To provide a delay distributing method for shortening a timing analysis executing time, reducing memory usage, and accurately conducting delay distribution.例文帳に追加

タイミング解析実行時間の短縮、メモリ使用量の減少、及び正確な遅延分配が可能となる遅延分配方法を提供する。 - 特許庁

The delay circuit 520 generates a delayed clock obtained by delaying a clock input to the memory 300 by a time acceptable for a memory performance.例文帳に追加

遅延回路520は、メモリ300に入力されるクロックをメモリ性能に許容される時間だけ遅延させた遅延クロックを生成する。 - 特許庁

The writing of a single-line memory 105 is stopped in the similar period and a line delay output of an output signal of the memory 103 is obtained.例文帳に追加

同様の周期で１ラインメモリ１０５の書き込みを停止させ、メモリ１３の出力信号のライン遅延出力を得る。 - 特許庁

In the similar term, the write of a 1-line memory 105 is stopped and the line delay output of an output signal from the memory 103 is provided.例文帳に追加

同様の周期で１ラインメモリ１０５の書き込みを停止させ、メモリ１３の出力信号のライン遅延出力を得る。 - 特許庁

A memory interface circuit includes individual delay elements which adjust the timing of selected timing signals of the memory core timing signals.例文帳に追加

メモリインターフェイス回路は、メモリコアタイミング信号の選択されたタイミング信号のタイミングを調整する個々の遅延要素を含む。 - 特許庁

A delay amount measured by a delay measurement part A108 or the past delay amount of the same line number stored in a nonvolatile memory 111 is set to a delay correction part 109 and delay generated between two B channels at the time of bulk communication is corrected.例文帳に追加

遅延補正部１０９には、遅延測定部Ａ１０８が測定した遅延量又は不揮発性メモリ１１１に蓄積されている同一回線番号の過去の遅延量、が設定され、バルク通信時における２つのＢチャネル間に生ずる遅延を補正する。 - 特許庁

A demultiplexer 7a of the conference room A demultiplexes the inverted test signal from the received signal, a delay time measurement device 8a calculates a delay time that is a time from the transmission of the test signal to reception of the inverted test signal and the delay time is used to control a delay time in a delay memory 3a.例文帳に追加

会議室Ａは、受信信号から反転試験信号を抽出して、試験信号を送信してから反転試験信号を受信するまでの遅延時間を遅延時間測定器８ａで算出してディレイメモリ３ａの遅延時間を制御する。 - 特許庁

A delay-measuring section 303 measures the relative delays between the symbol synchronizing signals at each antenna system, and a delay amount informing section 304 informs a memory section 303 of the relative delay amount between the synchronizing signals.例文帳に追加

遅延計測部３０３がアンテナ系列毎のシンボル同期信号間の相対遅延を計測し、遅延量通知部３０４が相対遅延量をメモリ部３０８に通知する。 - 特許庁

The method involves adjusting a programmable signal delay to avoid a simultaneous memory refresh between two or more of the multiple memory elements and passing a refresh signal from one memory element to another memory element based on the programmable signal delay.例文帳に追加

本方法は、プログラム可能な信号遅延を調節して、複数のメモリ・エレメントのうちの２つ以上のメモリ・エレメントでの同時のメモリ・リフレッシュを回避し、また、プログラム可能な信号遅延に基づいて、或るメモリ・エレメントから別のメモリ・エレメントへとリフレッシュ信号を渡す。 - 特許庁