「delay memory」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Input data information stored in an event memory 3 is outputted to a driver part 8 via a delay circuit 7 in synchronization with the timing of a period start signal A11.例文帳に追加

イベントメモリ３に格納されている入力データ情報は、ピリオドスタート信号Ａ１１のタイミングに同期して、遅延回路７を介してドライバ部８へ出力される。 - 特許庁

To provide a semiconductor memory circuit device constituted as a dual port RAM, which surely operates, with reduced chip area, and suppressed delay in reading data.例文帳に追加

デュアルポートＲＡＭとして構成される半導体メモリ回路装置を提供するに際し、確実に動作し、チップ面積を低減し、データの読み出しの遅れを低減する。 - 特許庁

One part of a monitor reception signal is stored in a memory during operating the adaptive array antenna, and the deviation of delay quantity is adjusted by utilizing an idle time when communication is not performed.例文帳に追加

アダプティブ・アレイ・アンテナの運用中にモニタ受信信号の一部をメモリに記憶させておき、通信が行われない空き時間を利用して遅延量のズレを調整する。 - 特許庁

In such a constitutin, the filter processing for removing digital aliasing noise, which is adaptable to picture deformation, without the processing delay and without temporarilly accumulating the reduction rate in the memory, can be applied.例文帳に追加

この構成で処理遅延がなく、縮小率を一旦メモリに蓄えることなく、画像変形に適応したデジタル折り返し歪除去のためのフィルタ処理ができる。 - 特許庁

To provide a sub-word circuit in which speed delay at the time of non-selection of a word line, current consumption of a negative potential VKK, and control wiring can be reduced, and a semiconductor memory device using it.例文帳に追加

ワード線非選択時の速度遅延、負電位ＶKKの消費電流、制御配線の低減が可能なサブワード回路とそれを使った半導体記憶装置を提供する。 - 特許庁

To provide a file information list display device that can save memory while suppressing delay in the display speed of displaying a list of file information on a screen.例文帳に追加

ファイル情報の一覧を画面に表示させるときの表示速度の遅延を抑制してメモリの節約を図ることができるファイル情報一覧表示装置を提供すること。 - 特許庁

At this time, the correction data of a preceding laser LA is read from the table memory 160, held in the ring buffer of the delay holding part 164 after a conformity process, and then immediately read.例文帳に追加

このとき、先行レーザＬＡの補正データは、テーブルメモリ１６０から読み出され、適合処理後に遅延保持部１６４のリングバッファに保持された後、直ぐ読み出される。 - 特許庁

To provide a data input and output device for surely reading written data even from an FIFO memory in which a delay is caused from the writing of data to the reading of the data.例文帳に追加

データの書き込みから読み出しまでに遅延を生じるＦＩＦＯメモリであっても、確実に書き込んだデータを読み出すことができるデータ入出力装置を提供する。 - 特許庁

Thus, it is possible for each data processing part to execute data processing by securing a sufficient memory area, and to achieve efficient processing without generating any processing delay.例文帳に追加

この設定により、各データ処理部が十分なメモリ領域を確保してデータ処理を実行可能となり、処理遅延を発生させることのない効率的な処理を実現する。 - 特許庁

To provide a selection device, a delay device and a testing apparatus which can effectively utilize a writable memory and can make devices or apparatuses small in size.例文帳に追加

書き換え可能なメモリを有効に利用でき、また、デバイスあるいは装置のサイズを小型化することのできる選択デバイス、遅延デバイス及び試験装置を提供する。 - 特許庁

To provide a semiconductor memory in which a refresh cycle cannot be seen from the outside, the delay of data access time due to the refresh cycle is shortened.例文帳に追加

本発明は、外部からリフレッシュサイクルが見えず、かつリフレッシュサイクルによるデータアクセス時間の遅れを短縮する半導体記憶装置を提供することを目的とする。 - 特許庁

To put it more concretely, the deletion part 119 sets a correlation value at the timing of the path of self cell to be '0' from the delay profile outputted from the memory 110.例文帳に追加

具体的には、自セルタイミング削除部１１９は、セルサーチ用メモリ１１０から出力された遅延プロファイルから自セルのパスのタイミングにおける相関値を「０」に設定する。 - 特許庁

The readout rate is made higher than the write rate for a specific time after the start of recording to shorten the delay time of the information in the buffer memory 40.例文帳に追加

記録開始後所定時間にわたり読出しレートを書込みレートよりも速くすることにより、バッファメモリ４０での入力情報の遅れ時間を縮めていく。 - 特許庁

A method and system for writing a data image in the main memory of a computer to the secondary storage device minimizes delay in performing a required reboot.例文帳に追加

コンピュータのメインメモリ内のデータイメージを二次記憶装置に書き込むための方法とシステムにより、必要な再起動を実行する際の遅れが最小限に短縮される。 - 特許庁

The subtractor 22 subtracts the delay information path from an address denoted in the Mbit counter 21 and reads the spread code from the memory 24 at the address resulting from the subtraction.例文帳に追加

減算器２２はＭｂｉｔカウンタ２１で示されるアドレスから遅延情報パス分だけアドレスを減算し減算後のアドレスでメモリ２４から拡散符号を読出す。 - 特許庁

To provide a storage, or the like for further reducing a delay due to queuing in update processing and reference processing in a shared memory for sharing data among a plurality of systems.例文帳に追加

複数のシステムでデータを共用する共用メモリにおいて、更新処理と参照処理の待機による遅延をさらに低減した記憶装置等を提供すること。 - 特許庁

A reference data memory section store a two-dimensional reference data set, specified by the delay member temperature and the elapsed time from a reference point that is the start timing at which incident acoustic waves are emitted.例文帳に追加

参照データメモリ部は、遅延部材温度と、入射音波の放射開始タイミングを基準とした経過時間とによって規定される２次元の参照データを格納する。 - 特許庁

To shorten the access delay time in a configuration provided with caches of plural hierarchies on a chip an instruction operating part and a memory.例文帳に追加

本発明は、命令演算部とメモリとを搭載したチップに複数階層のキャッシュを設ける構成において、アクセス遅延時間の短縮を図ることを目的とする。 - 特許庁

To shorten a delay time at a time of scrambling and descrambling, reduce a volume of a necessary memory space for processing, and enable secure communication for coded moving image data.例文帳に追加

スクランブルやデスクランブルの際の遅延時間を短くし、処理に必要な記憶空間の量を減らし、かつ、符号化された動画像データを安全に通信できるようにする。 - 特許庁

Amplifiers 12, 13 control the amplitude of the delayed musical sound signals outputted from two taps of the delay memory 11 according to the set values to output them.例文帳に追加

アンプ１２及びアンプ１３は、遅延メモリ１１の２つのタップから出力される、遅延された楽音信号の振幅を設定値に応じて制御して出力する。 - 特許庁

The maximum numbers of upper part passing wiring of the memory-macro in which a tolerance value of coupling is considered from an operation frequency or speed are calculated, data of the wiring passable regions corresponding to the maximum numbers of the passing wiring is outputted, also, delay data base in which a delay time of the memory-macro caused by passing of wiring is considered is outputted.例文帳に追加

動作周波数またはスピードからカップリングの許容値を考慮したメモリマクロの上方通過配線の最大本数を算出し、その通過配線の最大本数に見合った配線通過可能領域をのデータを出力し、また、配線が通過する事で発生するメモリマクロの遅延時間を考慮した遅延データーベースを出力する。 - 特許庁

A PHS radio base station detects the voltage peak of a commercial power source with a peak detecting part 4, reads a delay time from a memory 7 in which different delay times are set in each of radio base stations, and stats to transmit a control channel to the radio base stations using the same commercial power source after the delay time elapses from the peak detection.例文帳に追加

ＰＨＳ無線基地局で同一の商用電源を使用しているものに対し、その商用電源の電圧ピークをピーク検出部４で検出し、無線基地局ごとに異なった遅延時間が設定されているメモリ７から遅延時間を読み出し、上記のピーク検出時からこの遅延時間経過後に制御チャネルの送信を始める。 - 特許庁

To provide a semiconductor memory device which can generate a response signal corresponding to writing request without assuming large delay and which can surely perform writing operation of data even if any delay generating among signals due to the variance of manufacturing processes or the like is changed.例文帳に追加

書き込み要求に対応する応答信号を大きな遅延を仮定することなく生成でき、製造プロセスのばらつき等に起因して各信号の間に生じる遅延が変動しても、データの読み書き動作を確実に実効できる半導体記憶装置の提供。 - 特許庁

Furthermore, the delay time of the address to the latch circuit 14 is increased under such a state as the address is not fed to the memory 12 but fed to the latch circuit 14 just like a short circuit, and a short circuit critical delay time at which it becomes impossible to read out the address appropriately is determined.例文帳に追加

また、前記アドレスをメモリ１２に供給することなくラッチ回路１４に短絡的に供給した状態で前記アドレスのラッチ回路１４への遅延時間を増大させ、該アドレスを適正に読み込むことができなくなる短絡臨界遅延時間を求める。 - 特許庁

An NAND I/F 116 uses a program delay element 220 to delay a signal obtained by returning an RE signal, and outputs the signal as a second clock CLK2, and latches and outputs data read from a NAND memory 10 by using the second clock CLK2.例文帳に追加

ＮＡＮＤ Ｉ／Ｆ１１６は、ＲＥ信号を帰還させた信号をプログラムブル遅延素子２２０で遅延させて第２のクロックＣＬＫ２として出力し、第２のクロックＣＬＫ２を使用して、ＮＡＮＤメモリ１０から読み出したデータをラッチして出力する。 - 特許庁

A storage device 11, which is composed of a nonvolatile memory such as MRAM, stores the value of the number of stages of the delay element, and an abnormality detection part 10 detects a clock abnormality based on the number of stages of the delay element in each integrated circuit 101.例文帳に追加

記憶装置１１は、ＭＲＡＭ等の不揮発性メモリにより構成され、各集積回路毎に、遅延素子の段数の値を記憶し、異常検出部１０は、各集積回路１０１における遅延素子の段数に基づいてクロック異常を検出する。 - 特許庁

This read-out circuit of the semiconductor memory is equipped with inverters 31, 32 constituting a delay circuit, and N-channel MOS transistors 28, 29 to be conducted in response to a signal DSE of which an activated signal SE is delayed for the predetermined time by the delay circuit.例文帳に追加

この半導体記憶装置の読出回路は、遅延回路を構成するインバータ３１，３２と、活性化信号ＳＥが遅延回路によって所定の時間だけ遅延された信号ＤＳＥに応答して導通するＮチャネルＭＯＳトランジスタ２８，２９とを備える。 - 特許庁

To provide a semiconductor memory device in which a characteristic for holding data of a memory cell is not deteriorated by preventing overlap of shifting to a non-activation state and data access by address transition without causing delay of an access time, and to provide its control method.例文帳に追加

アクセス時間の遅れを伴うことなく非活性化状態への移行とアドレス遷移によるデータアクセスとの重なりを防止して、メモリセルのデータ保持特性を悪化させることのない半導体記憶装置とその制御方法を提供すること - 特許庁

To achieve high-speed processing without requiring extra memory capacity in a small gate scale by performing high-speed value reduction decoding regardless of a delay memory, performing value reduction decoding in square units, and performing rotation for each pixel in blocks after the decoding.例文帳に追加

ディレイメモリによらず高速な少値復号を実現し、かつ方形単位に少値符号化し、復号後にブロック内の画素毎の回転を行うことにより、小さいゲート規模で、余分なメモリ容量を必要てせずに高速処理を実現すること。 - 特許庁

When transmitting data from a primary memory circuit 4 to a secondary memory circuit 6 through a photocoupler 7, the delay time data based on the time required for transmission process of the photocoupler 7 is written beforehand on a DTACK signal generation circuit 5b which is inside of a controller 5.例文帳に追加

一次記憶回路４からフォトカプラ７を介して二次記憶回路６へデータを伝送するに際し、事前にコントローラ５内部のDTACK信号発生回路5bにフォトカプラ７の伝送処理に要する時間に基づく遅延時間データを書き込んでおく。 - 特許庁

This line memory consists of plural line segments and a register group showing the connection information of the line segments, and a line memory 4 needed by each of signal processing parts 1 and 2 to obtain a delay signal is realized by cascading one or more line segments.例文帳に追加

ラインメモリを複数のラインセグメントとラインセグメントの接続情報を示すレジスタ群により構成し、各信号処理部が遅延信号を得るために必要とするラインメモリを１つ以上のラインセグメントを縦続接続することで実現する。 - 特許庁

To provide an image forming apparatus capable of reducing capacity for delay adjustment memory of an image forming signal to each photoreceptor while maintaining quality of an image at a constant level.例文帳に追加

画像の品質を一定のレベルに維持しつつも、各感光体への画像形成信号の遅延調整用メモリの容量を低減することができる画像形成装置を提供する。 - 特許庁

To provide a system for preventing the generation of the delay of processing even when it takes a long time to prepare for the acceptance of a buffer memory installed in the control module of a storage device.例文帳に追加

本発明は、記憶装置のコントロールモジュールが備えるバッファメモリの受け入れ準備に時間がかかる場合であっても処理の遅延を引き起こすことのないシステムの提供を目的とする。 - 特許庁

Further, when access to an defective memory array exists, the access is switched to a redundant array by a redundant line selector 25, which is in an activated state, thereby reducing the delay time.例文帳に追加

また、欠陥があるメモリアレーに対するアクセスがあった場合には活性化状態にある冗長ライン選択器２５によりアクセスを冗長メモリアレーに切り替えて遅延時間を低減する。 - 特許庁

To provide a solid-state imaging device solving the problem by memory effect, the problem by delay effect and the problem by switching noise and to provide a driving method of the solid-state imaging device.例文帳に追加

メモリ効果による課題、遅延効果による課題、およびスイッチングノイズによる課題を解決することができる固体撮像装置、および固体撮像装置の駆動方法を提供する。 - 特許庁

To provide a semiconductor storage device which can flexibly save the defect of a memory and restrain a delay in access and an increase in power consumption due to the saving of detects.例文帳に追加

メモリの欠陥を柔軟に救済することが可能であり、欠陥救済に伴うアクセスの遅延や消費電力の増加を抑制できる半導体記憶装置を提供する。 - 特許庁

To provide a multi-hop network system capable of reducing delay related to communication by reducing memory capacity for route information and processing time required for searching route information.例文帳に追加

経路情報のためのメモリ容量を削減し、経路情報の検索に要する処理時間を削減することで通信に関わる遅延を削減することが可能なマルチホップネットワークシステムの提供。 - 特許庁

To obtain an integrated circuit device which is connected with an external circuit in accordance with the specification of an external LSI and an external memory without prolonging the design period in order to set the delay time of a signal.例文帳に追加

信号の遅延時間を設定するために、設計期間の増大などを招くことなく、外部ＬＳＩ及び外部メモリなどの仕様に合わせて、外部回路に接続することができる。 - 特許庁

A CPU 25 in a voice packet processing unit 4 stores a voice packet from a network 5 into a buffer 22, calculates a transmission delay time for each packet and sores the result into a memory 26.例文帳に追加

音声パケット化装置４内のＣＰＵ２５はネットワーク５からの音声パケットをバッファ２２に格納し、各パケット毎の伝送遅延時間を算出して結果をメモリ２６に格納する。 - 特許庁

When the OSD display in the PAL system is executed, image data are read out in an overlapped state at a prescribed ratio from the memory 14B for displaying, and they are supplied to the delay circuit 35.例文帳に追加

ＰＡＬ方式におけるＯＳＤ表示を行う場合には、表示用メモリ１４Ｂから、画像データを所定の割り合いで重複して読み出し、遅延回路３５に供給する。 - 特許庁

To provide a nonvolatile ferroelectric memory element which is made a high-speed one by minimizing the RC delay of a split word line, and whose size can be minimized.例文帳に追加

スプリットワードラインのＲＣ遅延を最小化して高速の素子とし、かつ素子のサイズを最小化することのできる不揮発性強誘電体メモリ素子並びにその製造方法を提供すること。 - 特許庁

A phase difference detection circuit 12 detects a phase difference between the carrier outputted from the AC/TMCC carrier selection circuit 10 and the carrier of one symbol before which is outputted from the delay memory 11.例文帳に追加

位相差検出回路１２でＡＣ・ＴＭＣＣキャリア選択回路１０から出力されるキャリアと遅延メモリ１１から出力される１シンボル前のキャリアとの位相差を検出する。 - 特許庁

An MPEG-coded video signal Se is decoded by an MPEG decoder 2, and the video signal after being decoded is delayed by a delay memory 6 to be supplied to a noise reduction section 3.例文帳に追加

ＭＰＥＧ符号化映像信号ＳｅをＭＰＥＧ映像デコーダ２で復号し、復号後の映像信号を遅延用メモリ６で遅延させてノイズ低減部３に供給する。 - 特許庁

Then, for each read-out processing, pixel data in a processing target area of a predetermined size including a newly read group of pixels is provided to an image processing section using the shift register and the delay memory.例文帳に追加

そして、読出処理毎に、新たに読み込まれた画素群を含む予め定められたサイズの処理対象領域の画素データをシフトレジスタと遅延メモリを用いて、画像処理部に提供する。 - 特許庁

To correctly reproduce recorded information even under encoding and decoding processing of short delay type rate control without increase in a memory capacity neither hindrance to retransmission of the recorded information.例文帳に追加

メモリ容量の増大や記録情報の再送信に支障を生じることなく、低遅延型レート制御の符号・復号処理の下でも上記記録情報を正しく再生する。 - 特許庁