「digital offset」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

This receiver extracts a DC component from the digitized signal outputted from this part 19 by a digital low-pass filter 39 and executes feedback by using this DC component which can be regarded to be directly reflecting the DC offset.例文帳に追加

この発明の受信機は、このＡ／Ｄ変換部１９から出力されるディジタル化された後の信号から、ディジタルローパスフィルタ３９によって直流成分を抽出し、ＤＣオフセットを直接反映していると見なせるこの直流成分を用いてフィードバックを行う。 - 特許庁

A 2nd integration device 112 outputs a value integrating a result of multiplication between a phase reference symbol in the received digital base band signal and a latter part of a synchronization symbol in the delayed signal among the result of multiplication by the complex multiplier 111 to a frequency offset detection section 113.例文帳に追加

第２積算器１１２は、複素乗算器１１１の乗算結果のうち、受信されたディジタルベースバンド信号における位相基準シンボルと、遅延された信号における同期用シンボルとの後半部分の乗算結果を積算した値を、周波数オフセット検出部１１３に出力する。 - 特許庁

The frequency correcting value found from the characteristics of a digital/analog(A/D) converter 16 is added to a frequency offset estimate value before converging the control value of the D/A converter 16, thereby eliminating the delay in averaging processing caused by control value switching of the D/A converter 16.例文帳に追加

ディジタル・アナログ変換器１６の制御値が収束する前の周波数オフセット推定値にディジタル・アナログ変換器１６の特性から求めた周波数補正値を加えることによって、ディジタル・アナログ変換器１６の制御値切替による平均化処理の遅延を除去する。 - 特許庁

When at least the frequency control and phase control reach respectively the prescribed control range, the sequencer feeds back error information obtained by the maximum likelihood decoder to any two out of the offset control part, the asymmetry control part, the amplitude control part, the analog/digital converter, and adaptation equalizer.例文帳に追加

シーケンサは少なくとも前記周波数制御と位相制御がそれぞれ所定の制御範囲になるとオフセット制御部、アシンメトリ制御部、振幅制御部、アナログデジタル変換器、適応等化器のうちいずれか２つに対して最尤復号器で得られる誤差情報を帰還する。 - 特許庁

A system and method (200 or 300) of digitizing characteristic parameters of a quasi-sinusoidal analog signal of unknown magnitude, frequency and phase offset, includes digitizing the analog signal at a first sampling rate, thereby generating a plurality of sets of digital signal waveform samples.例文帳に追加

振幅、周波数及び位相オフセットが未知の準正弦波アナログ信号の特性パラメータをディジタル化するシステム及び方法(200または300)は、第１のサンプリングレートでアナログ信号をディジタル化するステップ(202または302)を含み、それによって、複数組のディジタル信号波形サンプルを生成する。 - 特許庁

To solve the problem of increase in scale of a circuit because of requirement for taking out only a post-amplification voltage (Vs) from an output voltage for digital conversion, since the output voltage of a chopper amplifier contains the post-amplification voltage (Vs) that is inverted every predetermined time or an offset voltage that is inverted every predetermined time.例文帳に追加

チョッパアンプの出力電圧には所定時間毎に反転する増幅後電圧(Vs)または所定時間毎に反転するオフセット電圧が含まれており、出力電圧から増幅後電圧(Vs)のみを取出してデジタル変換する必要があり、回路が大規模化する。 - 特許庁

A computer 4 divides test data of (N+M) bits into A bit data for a step and B bit data for an offset and sends them to an input buffer 5, receives an output from an output buffer 6 to search all change points of digital outputs with respect to analog inputs, thereby measuring the nonlinearity.例文帳に追加

計算機４は、N＋Mビットのテストデータをステップ用のＡビットとオフセット用のＢビットに分割して入力バッファ５に送るとともに、出力バッファ６の出力を取り込んで、アナログ入力に対するデジタル出力の変化点を全点サーチすることで非直線性を測定する。 - 特許庁

To improve the performance of distortion compensation by eliminating the necessity of an orthogonal detector for detecting the distortion amount of a transmitted modulation wave, miniaturizing a device, reducing power consumption and price and eliminating the necessity of complicated offset compensation in respect to digital radio equipment and its distortion compensation method.例文帳に追加

ディジタル無線装置及びその歪補償方法に関し、送信変調波の歪量検出のための直交検波器を不要にし、装置の小型化、低消費電力化、低価格化を図り、且つ、煩雑なオフセット補償を不要にして歪補償の性能向上を図る。 - 特許庁

Here, the control processing part 7 controls the operation of the DC offset adjustment part 2 according to the level of the carrier component included in the IF signal having been processed by the IF signal process part 4 to add a proper DC bias voltage to the digital signal of the base band.例文帳に追加

ここで、制御処理部７は、ＩＦ信号処理部４にて処理が施されたＩＦ信号に含まれる搬送波成分の大きさに応じて直流オフセット調整部２の動作を制御することにより、ベースバンドのディジタル信号に適切な直流バイアス電圧が加えられるようにする。 - 特許庁

In an offset printing using an ultraviolet ray type ink 5, a detergent for digital direct plate making printing plate (photo polymer type litho plate 1 or silver salt dispersion transfer type litho plate) used for the offset printing comprises a mixture of at least 50-80 wt.% aliphatic hydrocarbons and 20-50 wt.% esters.例文帳に追加

紫外線硬化型インキ５を用いたオフセット印刷において、該オフセット印刷に使用するディジタルダイレクト製版印刷版（フォトポリマー式平版１もしくは銀塩拡散転写式平版）の洗浄剤が、少なくとも脂肪族炭化水素類５０重量％〜８０重量％とエステル類２０重量％〜５０重量％との混合溶液からなることを特徴とする紫外線硬化型インキ５を用いるディジタルダイレクト製版印刷版の洗浄剤としたものである。 - 特許庁

A digital lithographic process is configured to provide print-patterned mask features in at least two layers, with one layer printed directly atop another layer to form a feature stack, such that one feature is offset from an underlaying feature in order to selectively align the plane of the sidewall of that feature stack.例文帳に追加

デジタル・リソグラフィ・プロセスは、少なくとも２層の印刷パターン形成マスク構造部を設けるように構成され、１つの層を別の層の上に直接印刷して構造部スタックを形成し、その際、１つの構造部を下層の構造部から位置をずらして構造部スタックの側壁の平面を選択的に整列させる。 - 特許庁

An error computing element 16 selects an effective component of error information, and makes an internal digital low-pass filter integrate the component and outputs it as a DC drift component(DC offset component) only when 0-point information from a tapped delay circuit 14 is '1' (at this time, a timing is shown when a sampling point formed by re-sampling exists).例文帳に追加

エラー演算器１６は、タップ遅延回路２３からの０ポイント情報が”１”のとき（このときは、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、エラー情報の有効成分を選択して、内部のディジタル低域フィルタにより積分させてＤＣずれ成分（ＤＣオフセット成分）として出力する。 - 特許庁

To provide a signal driving circuit which reduces a DC offset and obtains an exact output analog voltage by selectively outputting a first analog voltage from a digital-to-analog converter (DAC) without passing through an analog buffer or selectively outputting the second voltage by the analog buffer based on the first analog voltage.例文帳に追加

アナログバッファを通過することなしに、デジタル／アナログコンバータ（ＤＡＣ）から第一アナログ電圧を選択的に出力、または第一アナログ電圧に基づいたアナログバッファによって第二電圧を選択的に出力し、ＤＣオフセットを低減し、正確な出力アナログ電圧値を得る信号駆動回路を供給する。 - 特許庁

This apparatus has successively a pre-waveform equalizer equalizing a waveform of a reproduced signal from an information recording medium, an offset control part adjusting a DC level, an asymmetry control part compensating asymmetry, an amplitude control part, an analog/digital converter, an adaptation equalizer, and the maximum likelihood decoder obtaining binary data and error information between an input and an ideal signal.例文帳に追加

情報記録媒体からの再生信号の波形を等化する前置波形等化器、直流レベルを調整するオフセット制御部、アシンメトリを補正するアシンメトリ制御部、振幅制御部、アナログデジタル変換器、適応等化器、バイナリデータを得るとともに入力と理想信号との誤差情報も得る最尤復号器を順次有する。 - 特許庁

An RF spectrum analyzer is provided with an antenna 12 for acquiring RF carrier signals, a down converter 14 for converting the RF carrier signals into IF signals, an A/D converter 20 for converting the IF signals into digital signals having a relatively broad band width, and a DSP 28 which functions to measure a plurality of offset frequencies in an IF band width by performing FFT filtering on the converted digital signals.例文帳に追加

本発明によるスペクトル・アナライザは、ＲＦ搬送波信号を取得するためのアンテナ（１２）と、このＲＦ搬送波信号をＩＦ信号に変換するためのダウンコンバータ（１４）と、変換されたＩＦ信号を比較的帯域幅の広いデジタル信号に変換するためのＡ／Ｄ変換器（２０）と、変換されたデジタル信号にＦＦＴフィルタリングを施して、ＩＦ帯域幅内の複数のオフセット周波数を測定するように機能するＤＳＰ（２８）とを備える。 - 特許庁

The analog/digital conversion circuit as an embodiment of the present invention can be made small in area and power consumption by connecting output terminals of a plurality of stages of amplification sections and reducing offset variance by performing averaging processing by majority-logic operation in a stage where conversion to a binary signal is performed.例文帳に追加

本実施形態に係るアナログ／デジタル変換回路によれば、複数段の増幅部の各段において出力端子同士を平均化用抵抗素子により接続するとともに、２値信号に変換された段階で多数決論理演算による平均化処理を行うことによりオフセットばらつきを低減し、回路の小面積化と低消費電力化を実現できる。 - 特許庁

The architecture has a DC loop for removing DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing a gain control relating to the DVGA and an RF/analog circuit, and a serial bus interface (SBI) unit for providing control to the RF/analog circuit via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有する。 - 特許庁

The invention relates to a receiver for receiving digital signals including frames with a binary modulated cyclic preamble, having means for correlating at least a part of a first cyclic preamble in a first frame and at least a part of a second cyclic preamble in a second frame, and for determining a carrier frequency offset based on the result of the correlation.例文帳に追加

本発明は、バイナリ変調されたサイクリック・プリアンブルを備えたフレームを含むデジタル信号を受信する受信機を提供し、第１のフレームの第１のサイクリック・プリアンブルの少なくとも一部と第２のフレームの第２のサイクリック・プリアンブルの少なくとも一部とを相関させ、この相関に基づいて搬送周波数オフセットを決定する手段を有する。 - 特許庁

An analogue waveform generating part provided with a single- circuit output sequence control part and an output waveform data generating part is provided with a four-circuit port 40, an attenuator 43b for individually adjusting the gains of the analogue test signals each outputted from the ports, and a digital/analogue converter 45 for individually adjusting the offset voltage of the analogue test signals.例文帳に追加

一系統の出力シーケンス制御部、出力波形データ発生部を備え、アナログ波形生成部に、四系統のポート４０と、各ポートからそれぞれ出力されるアナログ試験信号のゲインを個別に調整する減衰器４３ｂと、アナログ試験信号のオフセット電圧を個別に調整するためのデジタル／アナログ変換器４５とを設けている。 - 特許庁

A direct downconversion receiver architecture has a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャとした。 - 特許庁

The direct downconversion receiver architecture includes: a DC loop to remove DC offset from signal components; a digital variable gain amplifier (DVGA) to provide a range of gains; an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry; and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャ。 - 特許庁

To obtain a direct down converting receiver architecture having a DC loop for removing a DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing gain control relating to the DVGA and RF/analog circuits, and a serial bus interface (SBI) unit for providing control relating to the RF/analog circuits via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャを提供する。 - 特許庁