「dummy patterns」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the separated areas between these patterns, a plurality of dummy patterns are installed.例文帳に追加

これらのパターン間の分離領域内において、複数のダミーパターンが設置されている。 - 特許庁

Dummy slot patterns D1, D1' are arranged in zigzag manner inside wiring patterns H1, H2.例文帳に追加

配線パターンＨ１、Ｈ２内にダミースロットパターンＤ１、Ｄ１´を千鳥状に配列する。 - 特許庁

The dummy patterns A, B are made arbitrary magnetization patterns having a fundamental frequency being lower than that of the burst patterns A, B.例文帳に追加

そして、ダミーパターンＡ、ＢをバーストパターンＡ、Ｂより低い基本周波数を持つ任意の磁化パターンとする。 - 特許庁

A caption DP1 indicates the dummy patterns placed on an N-th wiring layer, and a caption DP2 depicts the dummy patterns located on an (N+1)-th wiring layer.例文帳に追加

ＤＰ１はＮ配線層に配置されたダミーパターンであり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。 - 特許庁

First dummy patterns 12 and second dummy patterns 13 which are composed of a conductive material are formed on the scribe region 4.例文帳に追加

スクライブ領域４には、導電性材料からなる第１のダミーパターン１２及び第２のダミーパターン１３が形成されている。 - 特許庁

Then the interlayer insulating film 5 is formed on the dummy patterns.例文帳に追加

そして、このダミーパターンの上に層間絶縁膜５を形成する。 - 特許庁

At least one of the dummy patterns contains SiGe.例文帳に追加

複数のダミーパターンのうち少なくとも１つがＳｉＧｅを含む。 - 特許庁

The dummy pattern generating means 1854 generates a plurality of kinds of dummy patterns based on one contents.例文帳に追加

ダミーパターン発生手段１８５４は、１つのコンテンツについて複数種類のダミーパターンを発生する。 - 特許庁

In the layout method, there are calculated the regions which can dispose dummy patterns in themselves and become irregular error regions when inserting no dummy pattern into them, and then, first dummy patterns are inserted into them.例文帳に追加

レイアウト方法は、ダミー配置可能領域で、かつ、ダミーパターンを挿入しないと疎密エラーとなる領域を算出し、その領域に第１のダミーパターンを挿入する。 - 特許庁

Dummy patterns that belong to the other group of the second dummy pattern group are connected to dummy patterns that belong to the other group of each of the first and third dummy pattern groups, and connected to second power supply wiring.例文帳に追加

第２のダミーパターン群の他のグループに属するダミーパターンは、第１および第３のダミーパターン群の他のグループに属するダミーパターンとそれぞれビアを介して接続され、第２の電源配線に接続される。 - 特許庁

The semiconductor device 10 includes multiple circuit patterns 140 and first dummy patterns 142.例文帳に追加

この半導体装置１０は、複数の回路パターン１４０及び第１のダミーパターン１４２を備える。 - 特許庁

The first dummy patterns 142 are disposed on outer sides of the two outermost circuit patterns 140b, respectively.例文帳に追加

第１のダミーパターン１４２は、２つの回路パターン１４０ｂそれぞれの外側に配置されている。 - 特許庁

There are three patterns as the variation starting patterns of the special patterns and the dummy patterns, and a selection ratio of a big win, ready and losing is set to the respective patterns according to the lottery result.例文帳に追加

特別図柄とダミー図柄の変動開始パターンとして３つパターンがあり、それらの各パターンに抽選結果に応じて大当たり、リーチ、ハズレの選択率が設定される。 - 特許庁

The dummy frame 11 has a dummy pattern provided with a dummy frame portion 12, dummy outer leads 13, dummy inner leads 14 having dummy inner lead outer peripheral portions 14a, dummy suspension leads 15, dummy die pads 16, and dummy index holes 17, simplified patterns 18 being provided in regions between the dummy inner lead outer peripheral portions 14a and dummy die pads 16.例文帳に追加

ダミーフレーム部１２と、ダミーアウターリード１３と、ダミーインナーリード外周部１４ａを有するダミーインナーリード１４と、ダミー吊りリード１５と、ダミーダイパッド１６と、ダミーインデックス孔１７とが設けられ、ダミーインナーリード外周部１４ａとダミーダイパッド１６との間の領域には、簡易パターン１８が設けられた疑似パターンを有するダミーリードフレーム１１。 - 特許庁

The semiconductor device according to the example comprises a first group of dummy patterns which comprises a plurality of first dummy patterns formed at a first spacing and a second group of dummy patterns which are formed at a second spacing from the first group of dummy patterns, while comprising a plurality of second dummy patterns formed at the first spacing.例文帳に追加

実施例による半導体素子は、第１距離（spacing）を置いて形成された複数の第１ダミーパターンらを含む第１群のダミーパターンと、及び前記第１距離を置いて形成された複数の第２ダミーパターンらを含みながら、前記第１群のダミーパターンから第２距離に形成された第２群のダミーパターンと、を含むことを特徴とする。 - 特許庁

In the dummy electrode pattern 35, plural curved forms of dummy patterns 35a are formed in parallel.例文帳に追加

ダミー電極パターン３５内には、複数の屈曲した形状のダミーパターン部３５ａが並列している。 - 特許庁

Then layout of the dummy pattern is determined so that a value of each parameter calculated in consideration of the circuit pattern and a dummy circuit pattern which is formed corresponding to the dummy patterns when the dummy patterns are uniformly arranged within whole regions where dummy patterns can be arranged, satisfies the standard.例文帳に追加

その後、ダミーパターン配置可能領域の全体にダミーパターンが一様に配置されたとしたときに、ダミーパターンと対応して形成されるダミー回路パターンと回路パターンとを考慮して算出された各パラメータの値が規格を満たすようにダミーパターンのレイアウトを決定する。 - 特許庁

Dummy patterns can be arranged up to the proximity of the boundary between a device forming area DA and a dummy area FA by arranging first dummy patterns DP_1 of a relatively large area and a second dummy patterns DP_2 of a relatively small area in the dummy area FA.例文帳に追加

相対的に面積の大きい第１ダミーパターンＤＰ_１と相対的に面積の小さい第２ダミーパターンＤＰ_２とをダミー領域ＦＡに配置することによって、素子形成領域ＤＡとダミー領域ＦＡとの境界ＢＬ近くまでダミーパターンを配置することができる。 - 特許庁

At least a part of the second active dummy patterns 11b is disposed adjacent to the active device region 9 without the intervention of the first active dummy patterns 11a.例文帳に追加

第２アクティブダミーパターン１１ｂのうち少なくとも一部は、第１アクティブダミーパターン１１ａを介さずにアクティブデバイス領域９と隣接する。 - 特許庁

A shrinking amount is adjusted by controlling the width of the slit-like dummy patterns and a distance from the through-hole, and the width of the slit-like dummy patterns is so controlled that the slit-like dummy patterns may be filled up after the flow.例文帳に追加

スリット状のダミーパターンの幅とスルーホールからの距離を制御することでシュリンク量を調整し、さらにフロー後にスリット状のダミーパターンが埋め込まれるようにスリット状のダミーパターンの幅を制御する。 - 特許庁

The dummy patterns 42, 44, 46, and 48 electrically connect the unit cell.例文帳に追加

ダミーパターン４２、４４、４６、４８は単位セルを電気的に接続する。 - 特許庁

The dummy patterns 1a to 1c of the respective groups are connected by a through-hole 3.例文帳に追加

各グループの各ダミーパターン１ａ〜１ｃはスルーホール３で接続される。 - 特許庁

The height of the dummy patterns 1 is measured, and an inclination of the wafer is obtained in advance.例文帳に追加

ダミーパターン１の高さを測定し，ウェハの傾斜を求めておく。 - 特許庁

At least one of the plurality of the dummy patterns 20 contains SiGe.例文帳に追加

複数のダミーパターン２０のうち少なくとも１つがＳｉＧｅを含む。 - 特許庁

The dummy patterns are gate insulating film dummy patterns 21a and gate electrode dummy patterns 31a, which are formed on the same layers of the gate insulating films 21 and the gate electrodes 31 in NMOS transistors 16.例文帳に追加

このダミーパターンは、ＮＭＯＳトランジスタ１６のゲート絶縁膜２１およびゲート電極３１のそれぞれと同一層に形成されたゲート絶縁膜ダミーパターン２１ａおよびゲート電極ダミーパターン３１ａである。 - 特許庁

Dummy patterns that belong to one group of the second dummy pattern group are connected to dummy patterns that belong to one group of each of the first and third dummy pattern groups through vias respectively, and connected to first power supply wiring.例文帳に追加

第２のダミーパターン群の一のグループに属するダミーパターンは、第１および第３のダミーパターン群の一のグループに属するダミーパターンとそれぞれビアを介して接続され、第１の電源配線に接続される。 - 特許庁

Burst patterns A, B are recorded in tracks N, N+1, and dummy patterns A, B are recorded in the adjacent track.例文帳に追加

バーストパターンＡ、ＢをトラックＮ、Ｎ＋１に記録し、その隣接トラックにダミーパターンＡ、Ｂを記録する。 - 特許庁

In a plurality of the dummy pattern groups, density and scale or shape of the dummy patterns are different.例文帳に追加

そして、これらの複数のダミーパターン群は、ダミーパターンの密度、ダミーパターンの大きさ又はダミーパターン形状が異なる。 - 特許庁

The ceramic substrate 1 has dummy patterns 31, 32 on both the outsides of an element formation region 2.例文帳に追加

素子形成領域２の両外側に、ダミーパターン３１、３２を有する。 - 特許庁

The size of the dummy patterns is below the resolution limit of light for exposure.例文帳に追加

ダミーパターン３３は、露光光の解像限界を下回る大きさである。 - 特許庁

The dummy patterns 40 and 42 are line-symmetrical to each other in external shapes.例文帳に追加

ダミーパターン４０，４２の外形は、相互に線対称となる形状である。 - 特許庁

Subsequently, for the left irregular error places unremoved by the insertions of the first dummy patterns, the insertions of second dummy patterns smaller than the first ones are tried.例文帳に追加

次に第１のダミーパターンでは取り除けずに残っている疎密エラー箇所に対し、第１のダミーパターンより小さい第２のダミーパターンの挿入を試みる。 - 特許庁

The dummy patterns DP1, DP2 are located so that a center point DO1 of the dummy patterns DP1 of the N-th wiring layer differs from a center point DO2 of the dummy patterns DP2 of the (N+1)-th wiring layer (the position of the center point is a position when viewing the dummy patterns from a direction perpendicular to each wiring layer).例文帳に追加

Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置（中心点の位置は、配線層に対して垂直な方向からダミーパターンを見たときのものである。）と（Ｎ＋１）配線層のダミーパターンＤＰ２の中心点ＤＯ２の位置とが異なるようにダミーパターンＤＰ１，ＤＰ２を配置する。 - 特許庁

Moreover, dummy patterns P2 which are equal to or wider than widths of the wiring patterns 26 are formed sandwiching the wider wiring patterns 26 in the arrangement direction D1 of the wiring patterns 25.例文帳に追加

更に、配線パターン２５の配列方向Ｄ１に幅広の配線パターン２６を挟むように、配線パターン２６の線幅と同程度以上のダミーパターンＰ２が形成されている。 - 特許庁

Mask patterns, including patterns 40 corresponding to openings, patterns 41 corresponding to grooves, and dummy patterns 50-55 not transferred onto photoresist, are formed on a photo mask 34.例文帳に追加

開口部に対応するパターン４０と、溝に対応するパターン４１と、フォトレジストに転写されないダミーパターン５０〜５５とを含むマスクパターンが、フォトマスク３４に設けられている。 - 特許庁

The arrangement of the first and second A/A dummy patterns 5a, 5b is performed in another step.例文帳に追加

第１および第２Ａ／Ａダミーパターン５ａ，５ｂの配置は、別ステップで行なう。 - 特許庁

As a result, there is obtained the layout of a dummy pattern group wherein the insertion of the dummy patterns is performed effectively while suppressing increase of the data amount required therefor.例文帳に追加

これにより、データ量の増加を抑えた上で効果的にダミーパターンを挿入したダミーパターン群のレイアウトを得る。 - 特許庁

The second active dummy patterns 11b are disposed adjacent to the active device region 9 across the first active dummy patterns 11a and along the first direction and the second direction.例文帳に追加

第２アクティブダミーパターン１１ｂは、第１アクティブダミーパターン１１ａを介してアクティブデバイス領域９と隣接するように、第１方向および第２方向に沿って配置される。 - 特許庁

The electric conductive pattern 94 is electrically connected with the dummy patterns 42, 44, 46, and 48.例文帳に追加

導電パターン９４はダミーパターン４２、４４、４６、４８と電気的に接続する。 - 特許庁

Each of the dummy patterns 12, 13 is formed into plural split line-like shapes.例文帳に追加

各ダミーパターン１２、１３は線状体を複数に分割した形状にしている。 - 特許庁

The distance between each of the outermost circuit patterns 140b and the corresponding first dummy pattern 142 is equal to a disposed distance between the circuit patterns 140.例文帳に追加

回路パターン１４０ｂと第１のダミーパターン１４２の間隔は、回路パターン１４０の配置間隔Ｓに等しい。 - 特許庁

The variation timing control means starts pattern variation of the special patterns and the dummy patterns by a selected variation starting pattern.例文帳に追加

変動タイミング制御手段は、選択された変動開始パターンで特別図柄とダミー図柄との図柄変動を開始する。 - 特許庁

A plurality of wiring patterns 20a are arrayed to the specified magnetic-substance layers while dummy patterns 21a are formed among the adjacent mutual wiring patterns.例文帳に追加

また、所定の磁性体層に複数の配線パターン２０ａを配列するとともに、隣接する配線パターン同士の間にダミーパターン２１ａを形成する。 - 特許庁

A wiring pattern 20 and a pair of dummy patterns 40 and 42 are formed on the board 10.例文帳に追加

基板１０に配線パターン２０と一対のダミーパターン４０，４２が形成されている。 - 特許庁

Then, dummy patterns 12, 13 are formed between the display area 7 and the sealing part 4.例文帳に追加

そして、表示領域７とシール部４との間にダミーパターン１２、１３を形成している。 - 特許庁