「equalizing circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

OIL EQUALIZING CIRCUIT FOR COMPRESSION MECHANISM, HEAT SOURCE UNIT FOR AIR-CONDITIONING APPARATUS, AND AIR-CONDITIONING APPARATUS EQUIPPED THEREWITH例文帳に追加

圧縮機構の均油回路、空気調和装置の熱源ユニット及びそれを備えた空気調和装置 - 特許庁

At a burn-in test, each read selection gate 20, each write selection gate 30, a write control circuit, and a sense amplifier 50 are activated, and a read-data bus pre-charge equalizing circuit 70 and a global read-data bus pre-charge equalizing circuit 80 are non-activated.例文帳に追加

バーンイン試験時に、各読出選択ゲート２０、各書込選択ゲート３０、書込制御回路４０、およびセンスアンプ回路５０は活性化され、リードデータバスプリチャージ・イコライズ回路７０およびグローバルリードデータバスプリチャージ・イコライズ回路８０が非活性化される。 - 特許庁

The memory device has a shared sense amplifier between a first memory block and a second memory block and includes a bit line isolation circuit, a bit line equalizer circuit, and a bit line equalizing voltage generating circuit.例文帳に追加

第１メモリブロックと第２メモリブロックとの間に共有センスアンプを有し、ビットラインアイソレーション回路とビットラインイコライザ回路、ビットラインイコライジング電圧発生回路を含む。 - 特許庁

To minimize equalizing errors by a 1st equivalent circuit in a signal processing circuit where the equalization circuits placed in front and rear stages of a PLL circuit perform two stage equalization.例文帳に追加

ＰＬＬ回路の前後に設けた２つ等化回路により２段階等化を行う信号処理回路における第１の等化回路による等化誤差をミニマイズできるようにする。 - 特許庁

A signal outputted from the tuner 13 is supplied through an A/D converter 14, a quadrature detecting circuit 15 and an FFT calculating circuit 16 to an equalizing circuit 17.例文帳に追加

チューナ１３から出力された信号は、Ａ／Ｄ変換器１４、直交検波回路１５、ＦＦＴ演算回路１６を経て、等化回路１７に出力される。 - 特許庁

To provide a pressure equalizing cushion pin for die cushions which does not necessitate a large-scale hydraulic circuit for equalizing the pressure of the cushion and is constituted at a low cost, a die cushion using the same, a press using the same and press-forming method by equalizing the pressure of the cushion pin.例文帳に追加

クッション均圧化のための大掛かりな油圧回路が不要で、安いコストで構成できるダイクッションの均圧化クッションピン、それを用いたダイクッション、それを用いたプレス機械、およびそのクッションピンの均圧化によるプレス成形方法を提供する。 - 特許庁

To provide a precharging circuit in which inactive weak precharging and an equalizing scheme are employed, and also to provide a memory including the precharging circuit, and its precharging method.例文帳に追加

インアクティブウィークプリチャージング及びイコライジングスキームを採用したプリチャージ回路、これを含むメモリ装置及びそのプリチャージ方法を提供する。 - 特許庁

To provide a signal waveform equalizing circuit which can equalize waveforms of input signals having a center voltage of 0 V and has a small circuit scale.例文帳に追加

中心電圧が０Ｖの入力信号の波形等化が可能であり、且つ、回路規模の小さい信号波形等化回路を提供する。 - 特許庁

Accordingly, the heavier the load of an equalizing task is, the more the task can be shifted, from the FFE circuit network (30) to the DFE circuit network (90).例文帳に追加

したがって、イコライジングのタスクの負担が重ければ重いほど、タスクはＦＦＥ回路網（３０）から、ＤＦＥ回路網（９０）へとシフトされ得る。 - 特許庁

To reduce bit errors by equalizing the levels of two baseband signals which are given to a baseband processing circuit.例文帳に追加

ベースバンド処理回路に入力される二つのベースバンド信号のレベルを等しくしてビットエラーを少なくする。 - 特許庁

An equalizing circuit is formed by utilizing a dummy memory cell group arranged conventionally around a regular memory cell group.例文帳に追加

正規のメモリセル群の周辺に従来から配置されていたダミーメモリセル群を利用してイコライズ回路を形成する。 - 特許庁

The regenerative signal amplified by a preamplifier 3 is supplied through a rotary transformer 4 to a waveform equalizing circuit 5.例文帳に追加

プリアンプ３で増幅された再生信号は、ロータリートランス４を介して波形等価回路５へ供給される。 - 特許庁

CHARGING CIRCUIT FOR STORAGE ELEMENT, VOLTAGE EQUALIZING METHOD USING SAME, CHARGING METHOD, AND VOLTAGE DETECTING METHOD例文帳に追加

蓄電素子の充電回路、該回路を利用した電圧均一化方法、充電方法および電圧検出方法 - 特許庁

The waveform equalizing circuit 36 changes the center frequency of a filter in accordance with the frequency of the generated clock.例文帳に追加

波形等化回路３６は、生成したクロックの周波数に応じてフィルタの中心周波数を変化させる。 - 特許庁

METHOD FOR DECREASING FILTER CELL NUMBER, CHANNEL EQUALIZING METHOD, COEFFICIENT UPDATING CIRCUIT OF CHANNEL EQUALIZER, AND CHANNEL EQUALIZER例文帳に追加

フィルタセル数を減少させる方法、チャンネル等化方法、チャンネル等化器の係数更新回路、およびチャンネル等化器 - 特許庁

Moreover, a tap coefficient of an electrical waveform equalizing circuit is optimum-controlled using the detected average voltage value.例文帳に追加

また、検出された平均電圧値を用いて電気的波形等化回路のタップ係数を最適制御する。 - 特許庁

By inputting the input signals (positive phase input signals INP in the figure 1) of a waveform equalizing object to the source of an nMOS 11, the signal waveform equalizing circuit can be adapted to the input signals having a center voltage of 0 V without adding excessive circuit.例文帳に追加

波形等化対象の入力信号（図１では正相入力信号ＩＮＰ）を、ｎＭＯＳ１１のソースに入力することで、余計な回路を付加することなく中心電圧が０Ｖの入力信号に対応可能になる。 - 特許庁

To highly accurately detect the charged state of a secondary battery, when a bypass circuit is on-operated in the secondary battery having an equalizing process with the bypass circuit.例文帳に追加

バイパス回路による均等化処理を備えた二次電池において、バイパス回路オン作動時における二次電池の充電状態を高精度に検出する。 - 特許庁

In the waveform equalizing circuit 5, the waveform shaped regenerative signal is supplied through an A/D converter 6 and an adder 11 to a detecting circuit 7.例文帳に追加

波形等価回路５において、波形成形が行われた再生信号は、Ａ／Ｄコンバータ６、加算器１１を介して検出回路７へ供給される。 - 特許庁

A deviation determining circuit 21 calculates the positional deviations, on the constellation, of I and Q component signals outputted from the equalizing circuit 17.例文帳に追加

ずれ検出回路２１は、等化回路１７から出力されたＩ成分およびＱ成分の信号のコンスタレーション上での位置ずれを算出する。 - 特許庁

The apparatus for producing frozen dessert is provided with an electric current sensor for detecting electric current applied to a compressor 18, a pressure equalizing pipe 42 bypassing the compressor to make the high-pressure side of a refrigerant circuit communicate with the low-pressure side thereof, and a pressure equalizing valve 43 mounted on the pressure equalizing pipe.例文帳に追加

冷菓製造装置は、コンプレッサ１８の通電電流を検出するための電流センサと、コンプレッサをバイパスして冷媒回路の高圧側と低圧側とを連通する均圧配管４２と、この均圧配管に設けられた均圧弁４３とを備える。 - 特許庁

In this case, the area to be occupied and power consumption of the equalizer and the equalizing method are reduced in a semiconductor integrated circuit.例文帳に追加

なお、イコライザ及びイコライズ方法は半導体集積回路において占有面積が小さく、電力消費が少ない。 - 特許庁

To highly accurately perform desired signal processing without increasing a circuit scale in equalizing processing by a digital filter.例文帳に追加

デジタルフィルタによるイコライジング処理において、回路規模を増大させることなく、所望の信号処理を高精度に行う。 - 特許庁

Since an independent circuit for equalizing the group voltage is not required, circuitry can be simplified.例文帳に追加

これにより、グループ電圧を均等化するための回路を独立して設ける必要がなくなり、回路を簡素化することができる。 - 特許庁

To provide an equalizing pulse width control circuit which can ensure stability of data and minimize the delay of a speed.例文帳に追加

データの安定性を確保して、速度の遅延を最小化し得る均等化パルス幅制御回路を提供しようとする。 - 特許庁

To provide an electric dispersion equalizing circuit capable of waveform shaping of high speed signals without distorting input signal waveforms.例文帳に追加

入力信号波形を歪ませずに、高速信号の波形整形が可能な電気分散等化回路を提供する。 - 特許庁

To provide an ADSL modulation and demodulation device which realizes equalizing process for communication environment without increasing circuit scale.例文帳に追加

通信環境に応じたイコライズ処理を回路規模を増大させずに実現するＡＤＳＬ変復調装置を提供する。 - 特許庁

A transmission path impulse response signal 113 being the latter output is inputted into the decision feedback equalizing circuit 14.例文帳に追加

後者の出力である伝送路インパルス応答信号１１３を判定帰還型等化回路１４に入力される。 - 特許庁

A received signal is converted into a digital IQ signal 112 from an AD converting circuit, and it is inputted into a decision feedback equalizing circuit 14 and a transmission path property extracting circuit 13.例文帳に追加

受信信号はＡＤ変換回路からデイジタルＩＱ信号１１２に変換され、判定帰還型等化回路１４及び伝送路特性抽出回路１３に入力される。 - 特許庁

This circuit is provided with a signal processing circuit 11, to which a reproduction signal obtained from the information recorded on recording media is inputted, and which is constituted of a tertiary filter circuit represented by a transfer function having only one zero point in s=0 (s is complex frequency) and an equalizing filter circuit 12 for equalizing a signal outputted from the signal processing circuit 11 to the partial response waveform.例文帳に追加

記録メディアに記録された情報から得た再生信号が入力され、ｓ＝０（ｓは複素周波数）に唯一の零点を有した伝達関数で表される３次のフィルタ回路で構成された信号処理回路１１と、信号処理回路１１から出力された信号を、パーシャルレスポンス波形に等化する等化フィルタ回路１２とを具備する。 - 特許庁

This device has waveform equalizing circuits 14-16 for correcting the frequency characteristics of signals of three tracks reproduced by using three beams and a tap coefficient arithmetic circuit 17 for controlling the characteristics of these equalizing circuits.例文帳に追加

３ビームを用いて再生した３トラックの信号の周波数特性を補正する波形等化回路１４〜１６と、これらの等化回路の特性を制御するタップ係数演算回路１７とを有する。 - 特許庁

Then, the center timing of data eye does not have to be controlled with high accuracy even in a signal with a high data rate, and the equalizing characteristic of the equalizing circuit is easily optimized to be able to compensate intersymbol interference.例文帳に追加

従って、データレートの高い信号であってもデータアイのセンタタイミングを高精度に制御する必要がなく、簡単に等化回路の等化特性を最適化し、符号間干渉を補償することができる。 - 特許庁

Then, by controlling a multiplexer 11 in the waveform equalizer, the waveform equalizing circuit equipped with the equalization characteristics suited to the identified opposite side terminal is selected and set out of the waveform equalizing circuits 1a, 1b....例文帳に追加

そして、波形等化器の中のマルチプレキサ１１を制御して、識別した相手側端末に合致する等化特性を備えた波形等化回路を、波形等化回路１ａ、１ｂ、・・の中から選別して設定する。 - 特許庁

In the comparator composed of a differential amplifier circuit and a latch circuit and having an equalizing transistor, the high-level potential of a control signal inputted to the equalizing transistor is made lower than the high level potential of a clock signal.例文帳に追加

差動増幅回路とラッチ回路からなり、等化（イコライズ）トランジスタを有するコンパレータ回路において、イコライズトランジスタに入力される制御信号のＨｉｇｈレベルの電位をクロック信号のＨｉｇｈレベルの電位よりも低下したものとする。 - 特許庁

To provide a signal transmitting circuit and a signal transmitting method for equalizing the mutually different delay characteristics of two signal transmission lines.例文帳に追加

２つの信号伝送線の相異なる遅延特性を同一にする信号伝達回路及び信号伝達方法を提供する。 - 特許庁

To improve the performance of an equalizing filter and reduce the circuit scale of a signal processing system that is aimed at meeting the PR equalization standard.例文帳に追加

ＰＲ等化基準を目指す信号処理系において、等化フィルタの性能の向上及び回路規模の減少を図る。 - 特許庁

To provide a data reproducing device capable of controlling the frequency characteristic of a waveform equalizing circuit at a high speed without burdening an MPU.例文帳に追加

MPUに負担をかけず、波形等化回路の周波数特性を高速に制御することができるデータ再生装置を提供する。 - 特許庁

To provide a realization method for allowing a nonlinear distortion equalizing circuit of a conventional configuration to cope with two-dimensional spread processing and interleaving.例文帳に追加

従来構成の非線形歪等化回路を２次元拡散及びインタリーブに対応させるための具現化方法を提供する。 - 特許庁

An equalizing circuit 8 has N channel MOS transistors M3, M4, M5 for setting the prescribed pre-charge voltage to a data line.例文帳に追加

イコライズ回路８は、データ線を所定のプリチャージ電圧に設定するためのＮチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を有する。 - 特許庁

To provide a frame synchronization circuit whose equalizing capability is optimized by operating a decision feedback type transversal equalizer at an optimum timing.例文帳に追加

フレーム同期回路に関し、デシジョンフィードバック型トランスバーサル・イコライザを最適なタイミングで動作させて、等化能力を最適化する。 - 特許庁

An equalizing circuit 5 receives interpolation data U_2n, U_2n+1 of two systems to equalize them to the prescribed PR signal, and after that, an original digital signal is restored by the most likelihood decoding circuit 6.例文帳に追加

等化回路５は２系統の補間データＵ_2n、Ｕ_2n+1を受け、所定のＰＲ信号に等化し、その後、最尤復号回路６により元のデジタル信号を復号する。 - 特許庁

Alternatively, the system is provided with a plurality of identifying circuits for identifying and reproducing the output signals of the waveform equalizing circuits, and outputting the reproduced signals to the selecting circuit, instead of the identifying circuit.例文帳に追加

あるいは、前記識別回路に代えて、前記波形等化回路の出力信号を識別再生して前記選択回路に入力する複数の識別回路を備える。 - 特許庁

A frequency characteristic control circuit 30 is provided on this data reproducing device 10 for controlling the circuit parameter of the waveform equalizing circuit 12 based on the detection interval of the synchronizing pattern included in the data after the binarization.例文帳に追加

そのデータ再生装置１０に、二値化後のデータに含まれる同期パターンの検出間隔に基いて、波形等化回路１２の回路パラメータを制御する周波数特性制御回路３０を設ける。 - 特許庁

A test data inspecting circuit 17 identifies the discrimination data in a frame by a data discriminating circuit 39 and outputs a signal 34 to stop the operation of a waveform equalizing circuit 13 and a multi-value judging circuit 14 when the input data is the test data.例文帳に追加

テストデータ検査回路１７は、データ判別回路３０でフレーム内の判別データを識別して、入力データがテストデータの場合は、波形等化回路１３及び多値判定回路１４の動作を停止させる信号３４を出力する。 - 特許庁

The flip-flop circuit comprises a delay latch circuit 2a including inverter circuits 6 and 7, and an n-channel transistor 4 for equalizing the potential at the output node of the inverter circuit 6 and the potential at the output node of the inverter circuit 7.例文帳に追加

このフリップフロップ回路は、インバータ回路６およびインバータ回路７と、インバータ回路６の出力ノードの電位と、インバータ回路７の出力ノードの電位とをイコライズするｎチャネルトランジスタ４とを含むディレイラッチ回路２ａを備えている。 - 特許庁