「error-correcting memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The memory controller is provided with an error correction encoder for encoding data transmitted from the memory controller through the many communication channels, and/or an error correction decoder for searching for and correcting an error by data transmitted to the memory controller through the many communication channels.例文帳に追加

メモリコントローラは、多数の通信チャンネルを通じてメモリコントローラから伝達されるデータをエンコーディングするエラー訂正エンコーダ及び／または多数の通信チャンネルを通じてメモリコントローラに伝達されるデータでエラーを探索して訂正するエラー訂正デコーダを備える。 - 特許庁

To perform data processing at high speed using a buffer memory and an error correcting memory and to use memory capacity to the maximum, in an apparatus performing recording and reproduction with a DVD or the like as an object.例文帳に追加

ＤＶＤ等を対象として再生や記録を行う装置において、バッファメモリと誤り訂正用メモリを用いてデータ処理を高速に行い、メモリ容量を最大限に使用する。 - 特許庁

CD-ROM data is stored respectively in an internal memory 17 and an external memory 20 from the input interface 11, and taken in the error correcting circuit 12 from the internal memory 16.例文帳に追加

ＣＤ−ＲＯＭデータが、入力インタフェース１１から内部メモリ１７及び外部メモリ２０にそれぞれ記憶され、内部メモリ１６から誤り訂正回路１２に取り込まれる。 - 特許庁

To provide a simple error correcting code that does not require excessive operation capability or memory to a transmitter or a receiver.例文帳に追加

送信機または受信機で過大な演算能力またはメモリを必要としないシンプルな誤り訂正符号を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory system capable of detecting and correcting an error even if the occurrence ratio of a write-in error is increased.例文帳に追加

本発明は、書き込みエラーの発生率が高くなった場合であっても誤りを検出し訂正することが可能な不揮発性半導体記憶システムを提供する。 - 特許庁

The semiconductor device of the present invention capable of correcting errors in stored data includes a memory array 31, a data reading part 32, an ECC circuit (data error detecting part and second data correcting part) 40, and a data correcting part (first data correcting part) 33.例文帳に追加

本発明は、記憶したデータの誤りを訂正することが可能な半導体装置であって、メモリアレイ３１と、データ読出部３２と、ＥＣＣ回路（データ誤検出部、第２データ訂正部）４０と、データ訂正部（第１データ訂正部）３３とを備えている。 - 特許庁

Write-in data is stored in a memory cell array 1, while test data required for correcting an error is generated for the write-in data and stored in a test data memory cell array 2.例文帳に追加

書き込みデータをメモリセルアレイ１に記憶すると共に、上記書き込みデータに対してエラー訂正に必要な検査データを生成して検査データメモリセルアレイ２に記憶する。 - 特許庁

The flash memory includes a non-volatile memory cell array, an error correction circuit for correcting an error in first phase data stored in the non-volatile memory array and outputting second phase data, and a phase register for storing the second phase data.例文帳に追加

本発明はフラッシュメモリ装置に係り、非揮発性メモリセルアレイ、前記非揮発性メモリセルアレイに貯蔵された第１フューズデータをエラー訂正して、第２フューズデータで出力するエラー訂正回路と、前記第２フューズデータが貯蔵されるフューズレジスタを含む。 - 特許庁

The memory module, which is arranged on a board and equipped with a plurality of memory devices to be controlled by an external memory controller, is provided with: a buffer having a function for detecting and correcting an error; and a nonvolatile storage region for storing the content of the error.例文帳に追加

基盤上に配置され、外部のメモリコントローラによって制御される複数のメモリデバイスを有するメモリモジュールにおいて、エラーを検出し訂正する機能を有するバッファと、エラーの内容を記憶する不揮発記憶領域とを備えた。 - 特許庁

To provide a semiconductor memory device capable of improving the reliability of data and efficiently generating an error-correcting code.例文帳に追加

データの信頼性を高めることができ、誤り訂正符号を効率的に生成することが可能な半導体記憶装置を提供すること。 - 特許庁

To shorten a cycle time in a data read-out operation even in a ferroelectric memory on which an ECC (Error Checking and Correcting) circuit is mounted.例文帳に追加

本発明は、ＥＣＣ回路を搭載した強誘電体メモリにおいて、データ読み出し動作時のサイクルタイムを短縮できるようにする。 - 特許庁

To exactly pinpoint a data error on a magnetic memory disk and to correct the same by applying a protocol for correcting intra-error data by reading out the data equivalent to one sector and detecting the data error start position and end position thereof.例文帳に追加

熱変動、スクラッチ、または他のデータ信号劣化の原因の存在の下で記録ヘッド、たとえばＭＲヘッドで磁気記憶ディスク上のデータエラーを正確に位置突き止めし、訂正するための方法を提供する。 - 特許庁

To provide an error detection and correction method capable of detecting and correcting error on two-dimensional codes used for a hologram memory recording and reproducing apparatus by means of a parity bit.例文帳に追加

ホログラムメモリ記録再生装置で用いられる２次元符号に対してパリティビットによる誤りの検出及び訂正を行うことのできる誤り検出及び訂正方法を提供する。 - 特許庁

To provide a decoding circuit and a data reproducing device which are capable of suppressing a memory access frequency at the time of correcting an error by a simple configuration without degrading error correction capability.例文帳に追加

誤り訂正能力を低下させることなく、簡易な構成にて、誤り訂正時におけるメモリアクセス回数を抑制できる復号化回路およびデータ再生装置を提供する。 - 特許庁

An internal memory control circuit 15 and an external memory control circuit 16 are provided for an input interface 11, an error correcting circuit 12, an error detecting circuit 13, and an output interface 14, and both circuits 15 and 16 and an internal memory 16 constitute a CD-ROM decoder 10.例文帳に追加

入力インタフェース１１、誤り訂正回路１２、誤り検出回路１３及び出力インタフェース１４に対して、内部メモリ制御回路１５及び外部メモリ制御回路１６を設け、内部メモリ１６と共にＣＤ−ＲＯＭデコーダ１０を構成する。 - 特許庁

Besides, each of flash memory chips 111-114 has a means for reporting correction information showing the execution of error correction, calculated value information during correcting calculation, error position or error value to the controller while using the second ECC.例文帳に追加

また、フラッシュメモリチップ（１１１〜１１４）は、第２エラー訂正符号を用いてエラー訂正を行ったことを示す訂正情報や、訂正計算中の計算値情報や、誤り位置や誤り値をコントローラに通知する手段を持つ。 - 特許庁

The apparatus has a buffer memory 13 and an error-correcting block 14, stores a parity check code generated in writing recording data to a specific area of the buffer memory 13 and detects by the error-correcting block 14 errors of data written to a magnetic tape and of a parity check code with use of the parity check code stored in the specific area of the buffer memory 13.例文帳に追加

バッファメモリ１３、及び誤り訂正ブロック１４を備え、記録データの書き込み時に生成したパリティ検査符号をバッファメモリ１３の特定領域に記憶させ、磁気テープに書き込んだデータ、及びパリティ検査符号の誤りを、バッファメモリ１３の特定領域に記憶させたパリティ検査符号を用いて、誤り訂正ブロック１４で検出する。 - 特許庁

To provide a memory error correcting device which is reliable and does not need to stop an application during operation so as to restructure lost data.例文帳に追加

損失データを再構築するために、動作中にアプリケーションを停止する必要のない信頼性のあるメモリ誤り訂正装置を提供すること。 - 特許庁

The semiconductor memory is equipped with a core circuit and a data latch circuit to latch written data and to supply it to the core circuit, and has the error correcting function.例文帳に追加

半導体メモリは、コア回路と、書込みデータをラッチして書込みデータをコア回路に供給するデータラッチ回路とを備え、エラー訂正機能を有する。 - 特許庁

A circuit part 31 of a HDD 30 is provided with a read/write section 36, a data buffer section 37, an error detecting section 33, an error correcting section 34, a data processing section 35 constituted by using a CPU, and a nonvolatile memory 38.例文帳に追加

ＨＤＤ30の回路部分31は、リード／ライト部36と、データバッファ部37と、エラー検出部33と、エラー訂正部34と、ＣＰＵを用いて構成されたデータ処理部35と、不揮発性メモリ38とを具備している。 - 特許庁

The error correction circuit 26 detects an error position in the code word and generates error detection data indicating the error position by applying error correction processing to the sequence of the code word read from the memory cell of cross regions of the selected word line and bit line out of memory cells CL through the bit line, and generates error correction data by correcting information bits at the detected error position.例文帳に追加

誤り訂正回路２６は、メモリセルＣＬのうち選択されたワード線およびビット線の交差領域のメモリセルからビット線を介して読み出された符号語の系列に対して誤り訂正処理を施すことにより、前記符号語中の誤り位置を検出して当該誤り位置を表す誤り検出データを生成し、且つ当該検出された誤り位置における情報ビットを訂正して誤り訂正データを生成する。 - 特許庁

To provide a memory controller 10 which is highly efficient in the error correcting processing of data stored in a memory part 30 configured of a plurality of memory cells 31 each of which is classified into each block 33 and to provide a semiconductor storage device 2.例文帳に追加

それぞれが、いずれかのブロック３３に分類可能な複数のメモリセル３１から構成されたメモリ部３０に記憶するデータの誤り訂正処理の効率が良いメモリコントローラ１０および半導体記憶装置２を提供する。 - 特許庁

To provide a nonvolatile random access memory and a nonvolatile memory system which, while being randomly accessible, can retain data even after power is turned off and which make it possible to add an ECC (Error Correcting Code) matching an application.例文帳に追加

ランダムアクセス可能でありながら電源を切った後もデータ保持可能で、アプリケーションに応じたＥＣＣの付加が可能な不揮発性ランダムアクセスメモリおよび不揮発性メモリシステムを提供する。 - 特許庁

To shorten the required time for access at read operation of a flash memory or the like provided with the ECC(error correcting code) circuit of a serial processing type and a memory card or the like loaded with it while performing miniaturization and reduction of the cost.例文帳に追加

その小型化・低コスト化を図りつつ、直列処理型のＥＣＣ回路を含むフラッシュメモリ等ならびにこれを搭載するメモリカード等の読み出し動作時におけるアクセス所要時間を短縮する。 - 特許庁

Since the ECC block is divided to calculate the error correcting code, a frequency of writing/reading to/from the memory can be limited as the whole ECC block, a data quantity to be written/read to from the memory can be reduced.例文帳に追加

ＥＣＣブロックを区分して誤り訂正符号を算出することから、ＥＣＣブロック全体としてメモリに読み書きする回数を制限可能となり、メモリに書き込み、読み出すデータ量を削減できる。 - 特許庁

A horizontal correcting function 10 sets a correction target range based on the angle error for photographed image data on a memory 2 to generate image data having the corrected angle error from the image data in the correction target range.例文帳に追加

撮影されたメモリ２上の画像データに対して、水平補正機能１０により、角度誤差に基づく補正対象範囲を設定し、補正対象範囲の画像データから角度誤差を補正した画像データを生成する。 - 特許庁

When reproduced information data are written in a 1st memory 3, an inner error detecting and correcting part 7 detects and corrects an error by utilizing an inner parity and attaches detection correction results at this time to the information data.例文帳に追加

第１のメモリ３に再生された情報データが書き込まれると、インナー誤り検出訂正部７はインナーパリティを利用して誤り検出訂正を施し、この時の検出訂正結果を情報データに付加する。 - 特許庁

On receiving the decoding completion flag, the control section 151 instructs the received value memory 152 to supply the data R0 to the error correcting section 154.例文帳に追加

制御部１５１は、復号終了フラグを受信すると、データＲ０を、誤り訂正処理部１５４に供給するように受信値メモリ１５２に対して指示を出す。 - 特許庁

Error correction is conducted for the data written on a buffer memory 14 by a correcting circuit(BIS/LDC/ID correction)15 and BIS correction is performed first.例文帳に追加

バッファメモリ１４上に書き込まれたデータは、訂正回路（ＢＩＳ／ＬＤＣ／ＩＤ訂正）１５によって誤り訂正が行われ、最初にＢＩＳ訂正が行われる。 - 特許庁

To provide a device and method for creating a correcting code capable of reducing a data quantity of writing/reading to/from memory, and to provide a device and method for error correction.例文帳に追加

メモリに書き込み、読み出すデータ量の削減が可能な訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法を提供する。 - 特許庁

The vertical streak noise removing section 70 of a C-MOS image sensor comprises a memory 32 for storing the error value for each column of an image signal outputted from the image sensor, sections 72 and 73 for correcting the error value, and a circuit 74 for subtracting an error value corrected at the correcting sections 72 and 73 from the image signal outputted from the image sensor.例文帳に追加

Ｃ−ＭＯＳイメージセンサの縦筋ノイズの除去処理部７０は、イメージセンサから出力された画像信号のカラム毎の誤差値を格納する誤差値格納メモリ３２と、誤差値を補正する補正部７２，７３と、イメージセンサから出力された画像信号から補正部７２，７３により補正された誤差値を減算する減算回路７４とを備える。 - 特許庁

The vertical streak noise removing section 30 of a C-MOS image sensor comprises a memory 32 for storing the error value for each column of an image signal outputted from the image sensor, sections 45 and 46 for correcting the error value, and a circuit 47 for subtracting an error value corrected at the correcting sections 45 and 46 from the image signal outputted from the image sensor.例文帳に追加

Ｃ−ＭＯＳイメージセンサの縦筋ノイズの除去処理部３０は、イメージセンサから出力された画像信号のカラム毎の誤差値を格納する誤差値格納メモリ３２と、誤差値を補正する補正部４５，４６と、イメージセンサから出力された画像信号から補正部４５，４６により補正された誤差値を減算する減算回路４７とを備える。 - 特許庁

This invention is configured to detect information showing the free space of an error correction register group for storing correction data acquired by correcting the error of data in a memory and the address of the correction data, and to output a warning based on the information.例文帳に追加

メモリ内のデータのエラーを訂正して得られた訂正データとそのアドレスを保持するエラー訂正レジスタ群の空き容量を示す情報を検出し、この情報に基づいて警告を出力する出力ように構成する。 - 特許庁

A error- conversion correcting part 108 determines error-conversion of data when a predicted value and the determined value of the voice quantization bit number are different, and gives position information of start and end of the error- converted data to an IDE interface part 109, thereby controlling an output of the buffer memory 107.例文帳に追加

この音声量子化ビット数の予測値と判定値が異なるデータの誤変換との判断により誤変換訂正部１０８は、ＩＤＥインターフェース部１０９に誤変換データの開始と終了の位置情報を与え、バッファメモリ１０７の出力を制御する。 - 特許庁

A coherency code including multiple bits of logical 0 and multiple bits of logical 1 are written together with ECC encoded data for correcting a bit error, into a page in a flash memory.例文帳に追加

ビットエラーを訂正するためのＥＣＣに符号化されたデータと共に、論理値０のビットと論理値１のビットの双方を複数ビットずつ含む整合性符号をフラッシュメモリ内のページに書き込む。 - 特許庁

When an error-correcting function related to a memory of the adapter is present, utilization of the read-correct-write operation for limiting a bandwidth is required unless the present invention is utilized.例文帳に追加

アダプタのメモリに関連付けた誤り訂正機能が存在すると、本発明を利用しなければ、帯域幅を制限する読み取り−修正−書き込み動作の利用が必要となる。 - 特許庁

Using an error correcting part 106, a demodulated result is corrected for missing according to interference state of specified carrier which is stored in the interference state memory part 109, for good demodulated data.例文帳に追加

誤り訂正部106により、妨害状態メモリ部109に記憶された指定キャリアの妨害状態に応じて復調結果について消失訂正を施すため、良好な復調データが得られる。 - 特許庁

To provide a transmission device and a broken link recovery method, for restoring a broken link of a chain memory by correcting a bit error in a pointer connecting a plurality of segments.例文帳に追加

複数のセグメント間を連結するポインタに生じたビットエラーを正しい値に復元し、チェーンメモリーのリンク切れを修復することができる伝送装置及びリンク切れ修復方法を提供する。 - 特許庁

The associative memory 20 includes a table handling an input signal as a word and holding an output signal associated with the word and an error correction code for correcting the output signal as data.例文帳に追加

連想メモリ２０は、入力信号をワードとし、ワードと関連付けられた出力信号及び出力信号を訂正するための誤り訂正符号をデータとするテーブルを備える。 - 特許庁

Further, the digital camera 100 simultaneously records the divided image data of one photographing image and error correcting data obtained by calculating exclusive OR operation of the divided image in the different memory card.例文帳に追加

更に、デジタルカメラ１００は、１撮影画像の分割画像データと、当該分割画像の排他的論理和を演算した誤り訂正用データとを、異なるメモリカードに同時に記録する。 - 特許庁

The addition of the error correcting information and the decode of encoding using the interleaving method are executed in parallel, and the data having smaller redundancy outputted in parallel are lined up on a buffer memory 11.例文帳に追加

エラー訂正情報の付加及び、インターリーブ手法を用いた符号化の復号を並列に行い、並列に出力された冗長度の少ないデータをバッファメモリ上で整列させる。 - 特許庁

To provide a semiconductor device capable of performing operation for reading data stored in a memory cell or writing data at a high speed, and also correcting an error of two-bit data.例文帳に追加

本発明は、メモリセルに記憶してあるデータを読出し、または書込む動作を高速に行なうことが可能で、２ビットのデータの誤りを訂正することができる半導体装置を提供する。 - 特許庁

To collectively apply ECC (Error Checking and Correcting) processing to a large number of memory macros while suppressing increase of an area in an integrated circuit device mounted with an ECC function.例文帳に追加

本発明は、ＥＣＣ機能を搭載した集積回路装置において、面積の増加を抑えつつ、多数のメモリマクロに対して一括したＥＣＣ処理を施すことができるようにする。 - 特許庁

An error code correcting system consisting of 64 bits data bit and 9 bits check bit with respect to a memory array ARY such as a DRAM is introduced, for instance, and an error correction code circuit ECC according to the above arrangement is disposed adjacent to a sense amplifier column SAA.例文帳に追加

例えば、ＤＲＡＭなどのメモリアレイＡＲＹに対して、６４ビットのデータビットと９ビットのチェックビットからなる誤り符号訂正方式を導入し、これに伴う誤り訂正符号回路ＥＣＣをセンスアンプ列ＳＡＡに隣接して配置する。 - 特許庁

A W/R and ECC (error correcting code) controller 20 selectively designates a storage region for detecting and correcting errors of a plurality of optional data amounts and a storage region not for detecting and correcting the errors in a memory device 50 on the basis of an instruction of a central control unit 10 and writes input data (write data).例文帳に追加

中央制御装置１０の指示に基づいて、Ｗ／Ｒ・ＥＣＣ制御装置２０が、メモリ装置５０に対し、複数の任意データ量の誤り検出訂正を行う記憶領域と誤り検出訂正を行わない記憶領域を選択的に指定して入力データ（書込データ）を書き込む。 - 特許庁