「error-correcting memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This brushless DC motor gets an error correction for an angular error caused by the eccentricity of a magnetic drum, from the difference between the rotor angle computed by the magnetic encoder and the rotor angle estimated by the angle estimating instrument in vector control, by mounting an error compensator composed of the angle estimating instrument, an error correcting computer, and a memory, and driving the brushless DC motor by sensorless vector control.例文帳に追加

角度推定器と誤差補正値計算器とメモリから構成される誤差補正器を搭載し、ブラシレスＤＣモータをセンサレス・ベクトル制御で駆動することにより磁気エンコーダにより計算した回転子角度とベクトル制御での角度推定器によって推定したブラシレスＤＣモータの回転子角度の差から磁気ドラム偏心により発生する角度誤差の誤差補正値を求める。 - 特許庁

A correction equation for linearly correcting the nonlinear output of a photoelectric current sensor 2 and a correction equation for correcting the temperature error characteristic of the photoelectric current sensor 2 are stored in a memory 10 connected to a CPU 9 calculating a root- mean-square value from the output of the photoelectric current sensor 2.例文帳に追加

光電流センサ２の出力から実効値を算出するＣＰＵ９に接続されたメモリ１０に、光電流センサ２の非直線性を持つ出力を直線補正する補正式と、光電流センサ２の温度誤差特性を補正する補正式とを記憶させておく。 - 特許庁

The memory regions 11b-1, 11b-3 are made larger than the memory region 11b-2, an ECC code for enabling higher error detection correcting capability for normal data of page P0, P31 being assembly of cells MC0, MC31 being adjacent to a block gate selection transistor is stored in the memory regions 11b-1, 11b-3.例文帳に追加

メモリ領域１１ｂ-1，１１ｂ-3をメモリ領域１１ｂ-2よりも大きくし、メモリ領域１１ｂ-1，１１ｂ-3には、ブロック選択ゲートトランジスタに隣接するセルＭＣ０，ＭＣ３１の集合であるページＰ０，Ｐ３１の通常データに対し、より高いエラー検出訂正能力を可能にするためのＥＣＣコードを格納させる。 - 特許庁

Correction data for correcting the speed error of the recording head 37 during at least one rotation of the shaft 204 based on the error of the feed quantity every prescribed rotational angle of the shaft from the standard position or every prescribed time are stored in a memory 262.例文帳に追加

前記送り量誤差に基づく前記シャフト２０４の少なくとも１回転中での前記記録ヘッド３７の速度誤差を、前記基準位置からの前記シャフト２０４の所定の回転角度毎、あるいは所定時間毎に補正する補正データを、メモリ２６２に記憶する。 - 特許庁

An information processor 10 includes: a flash memory 25 for storing a program code and a first error correction code for correcting the reading error of the program code; an RAM 26 for storing the program code and the first correction code read from the memory 25; and a CPU 21 for executing a program code stored in the RAM 26.例文帳に追加

情報処理装置１０は、プログラムコードとこのプログラムコードの読み出し誤りを訂正するための第１の誤り訂正符号とを記憶するフラッシュメモリ２５と、このメモリ２５から読み出されたプログラムコード及び第１の誤り訂正符号を記憶するＲＡＭ２６と、このＲＡＭ２６に記憶されたプログラムコードを実行するＣＰＵ２１とを備えている。 - 特許庁

The error correcting device 15 is provided with a formatter block 151, demodulating data which is read from a recording medium, a buffer memory 13 storing demodulated data, a composite syndrome calculation block 153 determining the guarantee condition of demodulated data, a PRE-EDC block 154 and a demodulation error flag register 155, a syndrome calculation block 156 which conducts syndrome calculation on demodulated data and an error correction block 157 correcting the error of demodulated data.例文帳に追加

記録媒体から読み出されたデータを復調するフォーマッタブロック１５１と、復調されたデータを格納するバッファメモリ１３と、前記復調されたデータの保証条件を判定する複合シンドローム計算ブロック１５３、ＰＲＥ−ＥＤＣブロック１５４および復調誤りフラグレジスタ１５５と、復調されたデータに対してシンドローム計算を行うシンドローム計算ブロック１５６と、復調されたデータに誤り訂正を行う誤り訂正ブロック１５７とを少なくとも備えた誤り訂正装置１５。 - 特許庁

To provide a method for correcting conversion errors of an analog/ digital converter and a digital/analog converter, by which control with high accuracy can be conducted, without the need for storing data for error correction, in advance in a nonvolatile memory and without the need for an adjustment time at shipment.例文帳に追加

予め誤差補正のデータを不揮発性メモリに蓄えておいたり、出荷時の調整時間を必要とせずに、精度の高い制御ができるＡ／Ｄ変換器及びＤ／Ａ変換器変換誤差の補正方法の提供。 - 特許庁

An auxiliary memory device 38 stores correction data for correcting a measuring error caused by an aberration of the magnifying optical system, and the image processing device 32 corrects the pattern position measuring result based on the correction data.例文帳に追加

補助記憶装置３８には拡大光学系の有する収差に起因する測定誤差を補正するための補正データが記憶されており、画像処理装置３２はこの補正データに基づいてパターン位置測定結果を補正する。 - 特許庁

To provide an error correcting apparatus in which storing data in a large capacity memory and syndrome operation for correcting ECC can be performed in parallel when ECC correction of data such as a CD-ROM having no parity in the traverse direction as C1 parity of a DVD-ROM is performed.例文帳に追加

ＤＶＤ−ＲＯＭのＣ１パリティのように横方向にパリティを持たないＣＤ−ＲＯＭなどのデータのＥＣＣ訂正を行う場合、大容量メモリへのデータ格納と、ＥＣＣ訂正のためのシンドローム演算とを平行処理することを可能にするエラー訂正装置を提供することを目的とする。 - 特許庁

To provide a semiconductor device configured by loading an ECC (Error Correcting Code) circuit and a BIST (Built In Self Test) circuit on a memory configured to surely correct an error by the ECC circuit in an activated state of the ECC circuit and the BIST circuit at a test, and conducting sufficient screening for the ECC circuit and the critical path of the memory.例文帳に追加

メモリにＥＣＣ回路とＢＩＳＴ回路とを搭載して構成された半導体装置において、テスト時に、ＥＣＣ回路とＢＩＳＴ回路とが活性化された状態で、ＥＣＣ回路によるエラー訂正が必ず行われるように構成され、ＥＣＣ回路やメモリのクリティカルパスなどの十分なスクリーニングを行うことができる、半導体装置を提供することを目的とする。 - 特許庁

When the reference clock can be acquired, a CPU 106 predictively calculates phase error information due to the secular change characteristic of the clock frequency from the VCO 104 by each period informed from a time count means 11 in advance on the basis of the phase error information outputted from a phase comparator 2, and stores a control voltage for correcting its phase error to a self-running DA setting memory 109.例文帳に追加

基準クロックが取得出来ている時、ＣＰＵ１０６は位相比較器２より出力される位相誤差情報より、予め計時手段１１０で通知される周期毎にＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差情報を予測して算出し、その位相誤差を補正する制御電圧値を自走ＤＡ設定メモリ１０９に記憶する。 - 特許庁

The memory controller 104 includes a plurality of ECC circuits 105 and 106 having different error correcting ability, and an ECC table 107 where information to show the correspondence relationship between the kind of flash memories 103 and the plurality of ECC circuits is stored.例文帳に追加

メモリコントローラ１０４は、誤り訂正能力の異なる複数のＥＣＣ回路１０５および１０６と、フラッシュメモリ１０３の種類と複数のＥＣＣ回路との対応関係を示す情報を格納したＥＣＣテーブル１０７とを備えている。 - 特許庁

The ECC code for relieving normal data of pages P1 to P30 being assembly of cells MC1 to MC30 being cells other than the above by lower error detection correcting capability than normal data of pages P0, P31 is stored in the memory region 11b-2.例文帳に追加

メモリ領域１１ｂ-2には、それ以外のセルＭＣ１〜ＭＣ３０の集合であるページＰ１〜Ｐ３０の通常データを、ページＰ０，Ｐ３１の通常データよりも低いエラー検出訂正能力によって救済するためのＥＣＣコードを格納させる。 - 特許庁

When the host 2 reads the sector data, a data switching means 11 outputs the N-th sector data read from the first memory to a system bus and simultaneously outputs the (N+1)-th sector data (next sector data to be read by host computer) read from the second memory to an error correcting means.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

When the host 2 reads the sector data, a data switching means 11 outputs (N + 1)th sector data (sector data read by a host computer in the next place) read out of the second memory to the error correcting means, simultaneously when outputting Nth sector data read out of the first memory to a system bus.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

In the self-diagnostic circuit 2, an arithmetic circuit 21 consisting of a decoding circuit 211 for calculating a data correction rate, a data producing circuit 212 and an error detecting/correcting circuit 213, a memory 22 for storing the data correction rate and a differentiation circuit 23 for calculating the difference of the data correction rates, are included.例文帳に追加

自己診断回路２には、データ訂正率を算出する復号化回路２１１，データ生成回路２１２およびエラー検出／訂正回路２１３とから成る演算回路２１と、データ訂正率を格納するメモリ２２と、データ訂正率の差分を算出する微分回路２３とを含んでいる。 - 特許庁

A digital broadcasting transmitter includes: a processor for robustly processing a stream to be transmitted against an error; and a trellis-parity corrector trellis-encoding the processed stream, resetting at least one internal memory to be used for trellis encoding at a prescribed time point, and correcting a parity changed by resetting.例文帳に追加

伝送するストリームをエラーに強健に処理する処理部と、該処理されたストリームをトレリスエンコードし、所定の時点でトレリスエンコードに使用される少なくとも一つの内部メモリをリセットさせ、リセットによって変更されたパリティを訂正するトレリス/パリティ訂正部とを含む。 - 特許庁

When the device is used after shipping, so with performing correcting process with adding the correcting value DOFS read from the memory 20 to an A/V conversion result DAT outputted from the converter 10 that an error due to the voltage VOFS can be corrected and a conversion accuracy of the converter 10 can be improved to achieve the improvement and a cost reduction.例文帳に追加

出荷後半導体装置の使用時、Ａ／Ｄコンバータ１０から出力されたＡ／Ｄ変換結果ＤＡＴに不揮発性メモリ２０から読み出された補正値Ｄ_OFS を加算して補正処理を行うことで、Ａ／Ｄコンバータ１０のオフセット電圧Ｖ_OFS による誤差を補正でき、Ａ／Ｄコンバータ１０の変換精度を向上でき、歩留りの改善及びコストの低減を実現できる。 - 特許庁

The first error-correcting code(ECC) of an ECC circuit 107 of a controller 102 and the second ECC of on-chip ECC circuits 120-123 of flash memory chips 111-114 are made to be a BCH code (especially RS code) using the same Galois field and further, the generated polynomial of both the ECC has a continuous root.例文帳に追加

コントローラ（１０２）のＥＣＣ回路（１０７）における第１エラー訂正符号とフラッシュメモリチップ（１１１〜１１４）のオンチップＥＣＣ回路（１２０〜１２３）における第２エラー訂正符号とを、同じガロア体を用いたＢＣＨ符号（特にＲＳ符号）とし、さらに両エラー訂正符号の生成多項式は連続した根を持つものとする。 - 特許庁

A memory means to store estimated displacement of an objective lens is provided, and when the rotational frequency of a disk is close to a primary resonance frequency, the stability of tracking control operation is raised by correcting the offset according to stored displacement of the objective lens and reducing the estimated error of the lens shift amount by fluctuation of the primary resonance frequency and the peak gain.例文帳に追加

推定した対物レンズの変位を記憶する記憶手段を設けて、ディスクの回転周波数が一次共振周波数に近い場合は、この記憶した対物レンズ変位に応じて、オフセットを補正することで、一次共振周波数およびピークゲインの変動によるレンズシフト量の推定誤差を低減し、トラッキング制御動作の安定性を向上させる - 特許庁