「fifo buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A DMA transferable FIFO 20 is provided on a transmission line, linking a receiving buffer 6 and an image buffer 8.例文帳に追加

受信バッファ６とイメージバッファ８とを結ぶ伝送路上に DMA転送可能な FIFO ２０を設ける。 - 特許庁

Furthermore, a write destination address and a read source address for the FIFO buffer are initialized.例文帳に追加

また、FIFOバッファ200に対する書込先アドレス及び読出元アドレスを初期化する。 - 特許庁

To prevent the occurrence of buffer under-run and overflow of an FIFO buffer.例文帳に追加

ＦＩＦＯバッファのバッファアンダーランやオーバーフローの発生を防止する。 - 特許庁

Should return True as long as items remain on the producer fifo,or the channel is connected and the channel's output buffer is non-empty. Subsections 例文帳に追加

Should return True as long as items remain on the producer fifo,or the channel is connected and the channel's output buffer is non-empty.プロデューサfifoが空ではないか、チャネルが接続中で出力バッファが空でない場合、Trueを返します。 - Python

returns the size of the pipe buffer, where fd must refer to a pipe or FIFO and path must refer to a FIFO. 例文帳に追加

パイプ (pipe) バッファのサイズを返す。 このときfdはパイプか FIFO を参照していなければならず、pathは FIFO を参照していなければならない。 - JM

THREE-PORT FIFO DATA BUFFER HAVING MULTILEVEL CACHING例文帳に追加

多重レベルキャッシングを有する３ポ—トＦＩＦＯデ—タバッファ - 特許庁

As the proper FIFO, a buffer memory FIFO and a ECR history FIFO can be provided in addition to the ALU history FIFO 69.例文帳に追加

履歴ＦＩＦＯとして、ＡＬＵ履歴ＦＩＦＯ６９のほか、バッファメモリ履歴ＦＩＦＯおよびＥＣＲ履歴ＦＩＦＯを設けることができる。 - 特許庁

The packet buffer FIFO memory device performs writing and reading of packet data to be sequentially supplied in and from a memory under FIFO control.例文帳に追加

順次供給されるパケットデータについてメモリへの書き込み及びメモリからの読み出しをFIFO制御の下で行うパケットバッファFIFOメモリ装置である。 - 特許庁

To provide a three-port FIFO buffer circuit using a standard static RAM and an exclusive shallow 16-word FIFO e.g. in a multilevel caching system.例文帳に追加

標準規格品のスタティックRAM、及び多重レベルキャッシング方式における専用品の浅い、例えば、16ワードのFIFOを使用する3ポートFIFOバッファ回路を提供する。 - 特許庁

A FIFO memory 20 is set up on a transmission channel connecting a receiving buffer 6 and an image buffer 8.例文帳に追加

受信バッファ６とイメージバッファ８とを結ぶ伝送路上にFIFO２０を設ける。 - 特許庁

The control section 13 ensures the FIFO buffer area on the main memory 14 on the basis of an arithmetic result.例文帳に追加

制御部１３は、演算結果に基づいて、FIFOバッファ領域をメインメモリ１４上に確保する。 - 特許庁

Thereafter, the key-input information is transmitted to the main control part 1 not via the FIFO buffer 9.例文帳に追加

その後は、キー入力情報はFIFOバッファ９を介さずに主制御部１に送出される。 - 特許庁

When detecting the depression of a clear key, the key-input information stored in the FIFO buffer 9 is deleted.例文帳に追加

クリアキーの押下を検知すると、FIFOバッファ９に記憶していたキー入力情報を消去する。 - 特許庁

A first-in first-out buffer(FIFO) buffer 12 loads data corresponding to an input clock from a data packet.例文帳に追加

ＦＩＦＯバッファ１２は、データ・パケットからの入力クロックに応じてデータをロードする。 - 特許庁

The key-input information is stored in an FIFO buffer 9 and the key-input information is displayed in the display part 5.例文帳に追加

キー入力された情報をFIFOバッファ９に記憶し、キー入力情報を表示部５に表示する。 - 特許庁

The MPEG data recording device waits while inputting MPEG data outputted from an IEEE1394 interface 1 to a FIFO buffer part 14, and recording of MPEG data in the FIFO buffer part 14 is started at the time of user's recording start operation, and the recording operation is stopped after completion of recording of MPEG data inputted to the FIFO buffer part 14 when the user performs the recording stop operation.例文帳に追加

IEEE1394インターフェース１より出力されるMPEGデータをFIFOバッファ部１４に入力しながら待機し、ユーザーの記録開始操作の時点でFIFOバッファ部１４内のMPEGデータの記録を開始し、ユーザーの記録停止操作の時点でFIFOバッファ部１４内に入力されているMPEGデータまでを全て記録してから記録動作を停止する。 - 特許庁

ETHERNET DEVICE AND METHOD OF EXPANDING ETHERNET FIFO BUFFER例文帳に追加

イーサーネット装置及びイーサーネットＦＩＦＯバッファを拡張する方法 - 特許庁

User data are written into a data transfer FIFO buffer 55 by using the first received user clock CRU1 out of the first and second receiving user clocks and the user data are read from the FIFO buffer by using the second receiving user clock CRU2.例文帳に追加

これら第１、第２の受信ユーザクロックのうち、第１の受信ユーザクロックＣ_RU1を用いてユーザデータをデータ乗換用のFIFOバッファ５５に書き込むと共に、該FIFOバッファよりユーザデータを第２の受信ユーザクロックＣ_RU2を用いて読み出す。 - 特許庁

A second buffer 12 is a FIFO buffer and temporarily stores transmission data sent from the first buffer 11.例文帳に追加

第２のバッファ１２は、ＦＩＦＯバッファであり、第１のバッファ１１から送出された送信データを一時的に記憶する。 - 特許庁

The data are read in a FIFO form from the buffer and reproduced and emitted.例文帳に追加

バッファからＦＩＦＯ形式でデータを読み出して、再生・放音する。 - 特許庁

In that case, the extraction of the packet from another FIFO buffer is waited for.例文帳に追加

その際、他のＦＩＦＯバッファからのパケットの取り出しは、待たされる。 - 特許庁

SYSTEM AND METHOD MANAGING BUFFER BY USING EMPTY POINTER FIFO INCLUDING POINTER INDICATING EMPTY BUFFER例文帳に追加

空バッファを指し示すポインタを含む空きポインタＦＩＦＯを使用してバッファを管理するシステムおよび方法 - 特許庁

To replace a page memory by a line buffer of a small memory capacity such as FIFO without degrading performance of a printer control device.例文帳に追加

プリンタ制御装置の性能を落とすことなく上記頁メモリをFIFO等の小メモリ容量のラインバッファに置き換える - 特許庁

A data transferring device 1 is provided with a first-in first-out buffer (FIFO) 2 and a controller 22 for controlling the FIFO 2.例文帳に追加

データ転送装置１は、先入れ先出しバッファ（ＦＩＦＯ）２と、ＦＩＦＯ２を制御する制御器２２とを備えている。 - 特許庁

The control section 13 calculates a size of an optimum FIFO buffer area on the basis of the value of the read bit rate and decides it.例文帳に追加

制御部１３は、読み出したビットレートの値に基づいて、最適なFIFOバッファ領域のサイズを演算し、決定する。 - 特許庁

The FIFO buffer B 102 accumulates the data from the line connector 103.例文帳に追加

ＦＩＦＯバッファＢ１０２は、回線接続部１０３からのデータを蓄積する。 - 特許庁

Information on a received frame FR is extracted and a monitoring frame FR_-MNT added to the head of the frame FR is written into a FIFO buffer 200.例文帳に追加

受信したフレームFRに関する情報を抽出し、フレームFRの先頭に付加した監視用フレームFR_MNTをFIFOバッファ200に書き込む。 - 特許庁

To provide a bandwidth maintenance queue manager for (first-in first-out)FIFO buffer provided with another DRAM storage device for maintaining a FIFO queue.例文帳に追加

ＦＩＦＯキューを維持する別個のＤＲＡＭ記憶装置を含んだＦＩＦＯバッファ用の帯域幅維持キュー・マネージャを提供する。 - 特許庁

To provide a FIFO memory for a packet buffer which normally operates even when a packet size of a received packet indicates an abnormal value.例文帳に追加

受信したパケットのパケットサイズが異常な値を示したときにも正常な動作をするパケットバッファ用FIFOメモリを提供する。 - 特許庁

To prevent the generation of the transmission overhead by reducing the delay of the start of transmission due to a transmission start threshold on an FIFO buffer in transmission.例文帳に追加

送信時のFIFOバッファ上の送信開始しきい値による送信開始の遅れを減らし、送信のoverheadをなくすことにある。 - 特許庁

While received AC 3 coded data or 0 data are written in an FIFO buffer 23 synchronously with a bus clock, data not read yet are read from the FIFO buffer 23.例文帳に追加

バスクロックに同期し、受信されたＡＣ３符号化データまたは０データをＦＩＦＯバッファ２３に書き込む一方、ＦＩＦＯバッファ２３から読み出し未了のデータを読み出す。 - 特許庁

The first buffer 70 and the second buffer 80 are LIFO buffers, thereby allowing them to be achieved by a simpler structure than a FIFO buffer.例文帳に追加

第１バッファ７０および第２バッファ８０は、ＬＩＦＯ方式のバッファであるため、ＦＩＦＯ方式のバッファより簡易な構造で、実現できる。 - 特許庁

The data DMA(direct memory access)- transferred from a packet area are stored in a transmission FIFO buffer, and when the number of bytes of the data received by the transmission FIFO buffer exceeds the transmission start threshold set at the transmission control part after the start of the DMA, the transmission control part starts the transmission of the data.例文帳に追加

パケット領域からDMA で転送されたデータは、送信FIFOバッファに格納され、DMA 開始後、送信FIFOバッファに受け取られたデータのバイト数が送信制御部に設定された送信開始しきい値を越えると、送信制御部はデータの送信を開始する。 - 特許庁

All writing into a graphics FIFO is fed to a buffer in the main memory 112.例文帳に追加

グラフィクスＦＩＦＯへの全ての書き込みが主メモリ１１２中のバッファに送られる。 - 特許庁

SEMICONDUCTOR DIGITAL CIRCUIT, FIFO BUFFER CIRCUIT, AND DATA DELIVERY METHOD USED THEREFOR例文帳に追加

半導体ディジタル回路、ＦＩＦＯバッファ回路及びそれらに用いるデータ受け渡し方法 - 特許庁

The recording and reproducing device is equipped with a FIFO 40 and a buffer controller 45 for controlling an amount of the data accumulated in the FIFO 40.例文帳に追加

本発明では、ＦＩＦＯ４０と、このＦＩＦＯ４０に蓄積されるデータ量を制御するバッファコントローラ４５とが備えられている。 - 特許庁

The FIFO buffer memory has the FIFO memory (11) corresponding to each of the plurality of communication channels, and, to the respective communication channels, as the FIFO memory, a plurality of memory blocks (12) are allocated.例文帳に追加

ＦＩＦＯバッファメモリは、複数の通信チャンネルの各々に対応するＦＩＦＯメモリ(11)を有しており、各通信チャンネルには、ＦＩＦＯメモリとして、複数のメモリブロック(12)が割り当てられている。 - 特許庁

The buffer 13 includes a FIFO constituted of a plurality of stages, each stage of the FIFO is capable of storing digital data of one unit (10 bits), and the buffer 13 can store digital data for units as many as the constitutive stages of the FIFO as a whole.例文帳に追加

バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。 - 特許庁

Thus, it is not necessary to provide an FIFO buffer exclusively for the input/output circuit by a buffer realized of an in-chip memory and the FIFO control circuit, and the chip area and the costs can be reduced.例文帳に追加

メオンチップメモリとＦＩＦＯ制御回路で実現されるバッファにより入出力回路専用のＦＩＦＯバッファが不要になり、チップ面積を縮小でき、コスト低減が可能になる。 - 特許庁

When the start-up processing of the main control part 1 is finished, the key-input information is read out from the FIFO buffer 9 and transmitted to the main control part 1.例文帳に追加

主制御部１の起動処理が完了すれば、FIFOバッファ９からキー入力情報を読み出して主制御部１に送出する。 - 特許庁

In addition, the evaluator 4 outputs the translated latest instruction or an instruction of the FIFO buffer 5 to the code buffer 6 when there is no interference between the translated latest instruction or the instruction obtained from the FIFO buffer 5 and the last number instruction of the code buffer 6.例文帳に追加

また、翻訳された最新の命令、もしくはＦＩＦＯバッファ５から取り出した命令と、コードバッファ６の最後の数命令との間に干渉がないとき、上記翻訳された最新の命令もしくはＦＩＦＯバッファ５の命令をコードバッファ６に出力する。 - 特許庁

The speed of the link partner is decided, using the first packet received with the FIFO buffer.例文帳に追加

リンクパートナーの速度をＦＩＦＯバッファにおいて受取られた第一パケットを使用して決定する。 - 特許庁

TRANSPORT STREAM DEMULTIPLEXER PROVIDED WITH BUFFER AND DETECTION RECORD FOR EVERY PACKET AND MADE INTO FIFO STRUCTURE例文帳に追加

パケット毎にバッファーと検出記録を設け、ＦＩＦＯ構造にしたトランスポートストリームデマルチプレクサー - 特許庁

Thereafter, the duplication of the data stored in the FIFO buffer 102a is stored in the cache 101b.例文帳に追加

その後、ＦＩＦＯバッファ１０２ａに格納されたデータの複製をキャッシュ１０１ｂに格納する。 - 特許庁

An Ethernet device has an expanded FIFO buffer.例文帳に追加

本発明によれば、拡張型ＦＩＦＯバッファを有するイーサーネット装置及び方法が提供される。 - 特許庁