「flash array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR DEVICE HAVING FLASH MEMORY ARRAY例文帳に追加

フラッシュメモリのアレイを有する半導体デバイス - 特許庁

NEW FLASH MEMORY ARRAY AND DECODING STRUCTURE例文帳に追加

新しいフラッシュメモリ配列とデ—コ—ディング構造 - 特許庁

CIRCUIT AND METHOD WITH CONDITIONS OF FLASH MEMORY ARRAY例文帳に追加

フラッシュメモリアレイの条件付け回路及び方法 - 特許庁

WORD LINE PROTECTION DEVICE FOR PROTECTING WORD LINE STRUCTURE OF FLASH MEMORY ARRAY AND WORD LINE STRUCTURE FOR FLASH MEMORY ARRAY例文帳に追加

フラッシュメモリアレイのワード線構造を保護するためのワード線保護装置およびフラッシュメモリアレイのためのワード線構造 - 特許庁

The improved flash EEPROM memory-based storage subsystem includes one or more flash memory arrays, each flash memory array being provided with three data registers and a controller circuit.例文帳に追加

１以上のフラッシュメモリアレイを含み、各アレイは３つのデータレジスタと１つのコントローラ回路とを備える。 - 特許庁

A 1st fusing circuit is composed of the flash cells sharing a bit line with the flash cell array, and controls the connection between the flash array and an external logic circuit.例文帳に追加

第１ヒュージング回路は、フラッシュセルアレイとビットラインを共有してフラッシュセルで構成され、フラッシュアレイと外部ロジック回路との連結を制御する。 - 特許庁

The flash memory system includes a flash memory array 130 configured to provide a set of individual flash macros and a flash memory controller 132 for accessing the flash macros.例文帳に追加

フラッシュメモリシステムは、個々のフラッシュマクロの組及びフラッシュマクロにアクセスするためのフラッシュメモリコントローラ１３２を備えるように構成されたフラッシュメモリ列１３０を含む。 - 特許庁

CIRCUIT AND METHOD FOR ERASING OR PREERASING FLASH MEMORY ARRAY例文帳に追加

フラッシュメモリアレイを消去又は前消去する回路及び方法 - 特許庁

A flash memory 1 has a memory array 3 and a control circuit 16.例文帳に追加

フラッシュメモリ（１）は、メモリアレイ（３）と制御回路（１６）とを有する。 - 特許庁

A flash memory (1) is provided with a memory array (2) and a control circuit (17).例文帳に追加

フラッシュメモリ（１）は、メモリアレイ（２）と制御回路（１７）を備える。 - 特許庁

FLASH MEMORY ARRAY HAVING LOW PROGRAMMING POWER AND METHOD OF CONTROLLING THE SAME例文帳に追加

ロープログラミングパワーを有するフラッシュメモリアレイ及びその制御方法 - 特許庁

To accurately evaluate the characteristics of a cell in a flash memory array.例文帳に追加

フラッシュメモリアレイ中におけるセルの特性を正確に評価する。 - 特許庁

Different wait state values are provided in different portions of the flash memory array so as to adjust different degradation levels of the flash memory array.例文帳に追加

異なる待機状態値は、フラッシュメモリ列の異なる品質低下の度合いを適応させるためにフラッシュメモリ列の異なる部分に設けられる。 - 特許庁

NAND FLASH MEMORY ARRAY HAVING PILLAR STRUCTURE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

柱構造を有するＮＡＮＤフラッシュメモリアレイ及びその製造方法 - 特許庁

The nonvolatile memory array includes a flash memory array having first and second blocks of three state memory cells inside.例文帳に追加

不揮発性メモリアレイは、内部に３状態メモリセルの第１および第２ブロックを有するフラッシュメモリアレイを含む。 - 特許庁

To improve generation of a phenomenon that even when a flash memory copied from a mother flash memory is inserted into a socket of a flash memory of a flash file system which prepares the motor flash memory, data cannot be read out because a logical array of data is the same but a physical array is changed.例文帳に追加

マザーフラッシュメモリを作成したフラッシュファイルシステムのフラッシュメモリのソケットに、マザーフラッシュメモリをコピーしたフラッシュメモリを差し込んでも、データの論理的な並びは同じでも物理的な並びが変わっているために読み取ることができない現象が生じることを改善する。 - 特許庁

METHOD FOR CANCELING ON-LINE OFFSET IN FLASH ANALOG/ DIGITAL CONVERTER HAVING INTERPOLATION COMPARATOR ARRAY例文帳に追加

補間比較器配列を有するフラッシュＡ／Ｄにおけるオンラインオフセット解消法 - 特許庁

A NAND flash memory device includes an array of NAND flash memory cells; a plurality of word lines connected to the NAND flash memory cells; and a plurality of bit lines connected to the NAND flash memory cells.例文帳に追加

ＮＡＮＤフラッシュメモリ装置はＮＡＮＤフラッシュメモリセルアレイ、ＮＡＮＤフラッシュメモリセルに接続された複数のワードライン、そしてＮＡＮＤフラッシュメモリセルに接続された複数のビットラインを含む。 - 特許庁

A memory cell array constituting a NAND cell type flash memory has a word line control circuit 2.例文帳に追加

ＮＡＮＤセル型フラッシュメモリを構成するメモリセルアレイは、ワード線制御回路２を有する。 - 特許庁

A mobile communication device includes a wait state memory register 138 for flash bus wait states that is used in using different portions of a flash memory array.例文帳に追加

フラッシュメモリ列の異なる部分を用いて使用するためのフラッシュバス待機状態のための待機状態メモリレジスタ１３８を持つ。 - 特許庁

The second load element includes an end connected with a bit line of a reference cell array within the flash memory device.例文帳に追加

第２負荷素子は、フラッシュメモリ装置内の基準セルアレイのビットラインに一端が連結される。 - 特許庁

The first load element includes an end connected with a bit line of main cell array within the flash memory device.例文帳に追加

第１負荷素子は、フラッシュメモリ装置内のメインセルアレイのビットラインに一端が連結される。 - 特許庁

The flash memory cell array 101 has two or more memory elements having control gates and floating gates.例文帳に追加

フラッシュメモリセルアレイ１０１は、制御ゲート及び浮遊ゲートを有する記憶素子を複数備える。 - 特許庁

To provide a programming method and device programming a flash memory cell in an analog storage device array.例文帳に追加

アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。 - 特許庁

A flash memory 10 has a data area and a standby area for data writing in a cell array 11.例文帳に追加

フラッシュメモリ１０は、セルアレー１１にデータ領域及びデータ書き込み用予備領域を備える。 - 特許庁

The flash memory device includes a memory cell array, a precharge voltage generator, and a plurality of page buffers.例文帳に追加

フラッシュメモリ装置は、メモリセルアレイと、プリチャージ電圧発生器と、複数のページバッファとを備えてなる。 - 特許庁

To reduce variation of threshold-value distribution after writing and erasing in a flash memory array without increasing an area as a flash memory core.例文帳に追加

フラッシュメモリアレイにおける書込み及び消去後のしきい値分布ばらつきをフラッシュメモリコアとしての面積を増大することなく低減する。 - 特許庁

In a data storage device including a flash array 58 and a universal serial bus (USB) controller 56 in conformity with the USB specification, a unit 46 includes an erasable nonvolatile memory module called a flash module 58, which can receive a write command and a read command from a host platform 44.例文帳に追加

ＵＳＢ仕様に適合性がある、フラッシュアレイ５８及びユニバーサル・シリアル・バス（ＵＳＢ）制御器５６から構成されたデータ記憶装置。 - 特許庁

To provide design for a flash EEPROM(electrically erasable and programmable ROM) cell and an array realizing accurate and efficient programming of a flash EEPROM chip and a method of programming.例文帳に追加

フラッシュＥＥＰＲＯＭチップの高精度及び高効率プログラミングを実現するフラッシュＥＥＰＲＯＭセル及びアレイの設計、及びプログラミングの方法。 - 特許庁

A reflector 52 is provided covering an array of many flash lamps 69 for irradiating flash lights, and a cooling box 20 is mounted on a topside of the reflector 52.例文帳に追加

フラッシュ光を照射する複数のフラッシュランプ６９の配列を覆ってリフレクタ５２が設けられ、リフレクタ５２の上側に冷却ボックス２０が設置されている。 - 特許庁

Each array can store a flash type bits, an EEPROM type bits, or the both types bits.例文帳に追加

各アレイは、フラッシュタイプ、ＥＥＰＲＯＭタイプまたはその両方のタイプのビットを記憶することができる。 - 特許庁

In a die for a memory array, flash bits and EEPROM bits can be stored in at least one nitride read only memory (NROM) array.例文帳に追加

メモリアレイのためのダイは、少なくとも１つの窒化物読取り専用メモリ（ＮＲＯＭ）アレイに、フラッシュビットおよびＥＥＰＲＯＭビットを記憶することができる。 - 特許庁

Flash memory devices include at least one flash memory array and an address comparison circuit that is configured to indicate whether an applied row address associated with a first operation (that is. program, erase) is within or outside the unlock area of at least the one flash memory array.例文帳に追加

フラッシュメモリ装置は、一つ以上のフラッシュメモリアレイ及び第１動作(すなわち、プログラム、消去)と関連付けて供給される供給アドレスが一つ以上のフラッシュメモリアレイの解除領域の内部にあるか外部にあるかを指示するように構成されたアドレス比較回路を含む。 - 特許庁

To improve the data input/output performance of a disk array with a hybrid constitution using a flash memory and an HDD.例文帳に追加

フラッシュメモリとＨＤＤを用いたハイブリッド構成のディスクアレイのデータ入出力性能を向上させる。 - 特許庁

To reduce dependency of threshold voltage of a memory cell of an AG_AND type flash memory for a place in an array.例文帳に追加

ＡＧ＿ＡＮＤ型フラッシュメモリのメモリセルのしきい値電圧のアレイ内場所に対する依存性を低減する。 - 特許庁

After switching to an array reading mode of the flash memory is ended, the flash memory outputs an interruption signal to a processor through an interruption output terminal B.例文帳に追加

フラッシュメモリのアレイ読み出しモードへの切り替えが終了した後、このフラッシュメモリは、割り込み出力端子［Ｂ］を通じてプロセッサに割り込み信号を出力する。 - 特許庁

A reflector 52 is provided covering the array of the plurality of flash lamps 69 for radiating flash light, and a cooling box 20 is installed on the upper side of the reflector 52.例文帳に追加

フラッシュ光を照射する複数のフラッシュランプ６９の配列を覆ってリフレクタ５２が設けられ、リフレクタ５２の上側に冷却ボックス２０が設置されている。 - 特許庁

The flash memory controller also includes programmable wait state registers 138, and a password register 140 providing separate passwords for different portions of the flash memory array.例文帳に追加

フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ１３８及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ１４０を含む。 - 特許庁

A flash memory (2) is provided with a flash memory array (30) consisting of a plurality of nonvolatile memory cells MM00, MM01, MM0m, MMy0, MMym arranged in matrix.例文帳に追加

フラッシュメモリ（２）は、マトリクス状に配置された複数の不揮発性メモリセルＭＭ００、ＭＭ０１、ＭＭ０ｍ、ＭＭｙ０、ＭＭｙ１、ＭＭｙｍからなるフラッシュメモリアレイ（３０）を備える。 - 特許庁

A memory cell array of a NAND type flash memory is divided into a first cell array and a second cell array, at reading, first voltage is applied to a non-selection word line of the first cell array, second voltage being lower than the first voltage is applied to a non-selection word line of the second cell array.例文帳に追加

NAND型のフラッシュメモリのメモリセルアレイを，第１のセルアレイと第２のセルアレイとに分割し，リード時において，第１のセルアレイの非選択ワード線には第１の電圧を印加し，第２のセルアレイの非選択ワード線には第１の電圧より低い第２の電圧を印加することを特徴とする。 - 特許庁

This control circuit is configured to block the performance of the first operation on the first flash memory array detecting an indication from the address compare circuit that the applied row address is outside the unlock area of the flash memory array.例文帳に追加

この制御回路は、アドレス比較回路から検出された供給アドレスがフラッシュメモリアレイの解除領域外部にあるという指示に応答してフラッシュメモリアレイ上での第１動作の実行を阻止するように構成される。 - 特許庁

MEMORY CELL ARRAY STRUCTURE FOR NON-VOLATILE SEMICONDUCTOR MEMORY UNIT, THE NON-VOLATILE SEMICONDUCTOR MEMORY UNIT ACCESS METHOD FOR MEMORY CELL ARRAY OF THE UNIT, NAND FLASH MEMORY UNIT, AND SEMICONDUCTOR MEMORY例文帳に追加

不揮発性半導体メモリ装置のメモリセルアレイ構造、不揮発性半導体メモリ装置、同装置のメモリセルアレイアクセス方法、ＮＡＮＤフラッシュメモリ装置及び半導体メモリ - 特許庁

To provide a programmable reference used to identify a state of an array cell in a multi-density or low voltage supply flash EEPROM memory array.例文帳に追加

多密度または低電圧源一括消去型ＥＥＰＲＯＭメモリアレイにおけるアレイセルの状態を認識するのに用いられるプログラム可能基準を提供する。 - 特許庁

The NAND type flash memory element comprises a cell array area 100b composed of first, second cell blocks B1, B2, a row decoder 300b driving the cell array area 100b.例文帳に追加

ナンド型フラッシュメモリ素子は第１、第２セルブロックＢ１、Ｂ２から構成されたセルアレイ領域１００ｂと、セルアレイ領域１００ｂを駆動させるロウデコーダ３００ｂとを含む。 - 特許庁

To shorten the time to detect fail bits by identifying the fail bit areas at high speed in the memory cell array of a NAND flash memory.例文帳に追加

NAND型フラッシュメモリにおいて、メモリセルアレイ中のフェイルビット箇所を高速に同定し、フェイルビット検知時間を短縮する。 - 特許庁