| 例文 |
gate inputの部分一致の例文一覧と使い方
該当件数 : 1325件
The gate device includes a gate input/output part, an ID registration part, an ID identification part, and a gate opening/closing part.例文帳に追加
ゲート装置は、ゲート入出力部、ID登録部、ID識別部、ゲート開閉部を備える。 - 特許庁
TWO-INPUT NOR GATE AND MANUFACTURING METHOD THEREOF例文帳に追加
2入力NORゲート及びその製造方法 - 特許庁
A gate input signal is inputted to the gate of the p-channel MOS transistor 3 for an output from a gate input terminal GIN.例文帳に追加
出力用Pch MOSトランジスタ3のゲートには、ゲート入力端子GINからゲート入力信号が入力される。 - 特許庁
A gate current limit resistor 445 is coupled to a gate input of the wide bandgap semiconductor junction gate transistor when used, and limits the gate current input to a gate of the junction gate transistor.例文帳に追加
ゲート電流制限抵抗器445は、使用時にワイドバンドギャップ半導体接合ゲートトランジスタのゲート入力に結合され、接合ゲートトランジスタのゲートに入力されるゲート電流を制限する。 - 特許庁
MOS GATE INPUT TYPE POWER SEMICONDUCTOR ELEMENT例文帳に追加
MOSゲート入力型電力用半導体素子 - 特許庁
An input terminal 34b is connected to gate wiring 2b, and an input terminal 34c is connected to gate wiring 2c.例文帳に追加
入力端子34bはゲート配線2bに接続され、入力端子34cはゲート配線2cに接続される。 - 特許庁
The gate of the M71 is connected to a voltage input terminal 6 to which a gate voltage is applied.例文帳に追加
M71のゲートはゲート電圧を供給する電圧入力端子6に接続される。 - 特許庁
Among a gate, a source and a drain of the MOS transistor Tr1, a first input signal V1 is input into the gate, and a second input signal V2 is input into the source.例文帳に追加
MOSトランジスタTr1のゲート、ソース、ドレインのうち、ゲートに第1の入力信号V1を入力し、ソースに第2の入力信号V2を入力する。 - 特許庁
To constitute an input buffer gate without using a differential amplifier circuit.例文帳に追加
入力バッファゲートを差動増幅回路以外で構成する。 - 特許庁
Input signals inputted from an input pad 11 are connected via an input signal line 14 to an input gate 13.例文帳に追加
入力パッド11から入った入力信号は、入力信号線14を介して入力ゲート13に接続されている。 - 特許庁
The gate is then converted to a tapered gate and is given paths going through the bottom gate input(s) that are not timing critical.例文帳に追加
ゲートは次にテーパ付きゲートに変換され、タイミング・クリティカルでない底部ゲート入力を通る経路を与えられる。 - 特許庁
METHOD FOR DESIGNING INPUT SCHEMITT BUFFER CIRCUIT IN GATE ARRAY AND INPUT SCHMITT BUFFER CIRCUIT例文帳に追加
ゲートアレイに於ける入力シュミットバッファ回路の設計方法、及び入力シュミットバッファ回路 - 特許庁
This semiconductor integrated circuit has a transfer gate 13 placed between an input pin a PIN1 and an input buffer 11, a transfer gate 14 placed between an input pin PIN2 and an input buffer 12, and a transfer gate 15 placed between the input PIN1 and the input buffer 12.例文帳に追加
入力ピンPIN1と入力バッファ11との間にトランスファゲート13を配設し、入力ピンPIN2と入力バッファ12との間にトランスファゲート14を配設し、入力ピンPIN1と入力バッファ12との間にトランスファゲート15を配設している。 - 特許庁
A source follower circuit receives the input signal at its gate and outputs an input current corresponding to the input signal.例文帳に追加
ソースフォロワー回路は、入力信号をゲートで受け、入力信号に応じた入力電流を出力する。 - 特許庁
The user inputs the traffic ID to the input part of a gate controller 3 and passes through the gate.例文帳に追加
利用者は、ゲート制御装置3の入力部に通行IDを入力し、ゲートを通過する。 - 特許庁
An output of a timer circuit 7 is connected to the input of the gate discharge resistor portion 101 and the input of a gate driving circuit 9.例文帳に追加
タイマー回路7の出力がゲート放電抵抗部101及びゲート駆動回路9の入力に接続されている。 - 特許庁
B-gate circuits 3-1 to 3-n gate the super video input signals when the super video input signals v1 to vn are superimposed by themselves.例文帳に追加
Bゲート回路3-1〜3-nはスーパーキー入力信号v1〜v-nをそれ自体でスーパーインポーズするときにスーパービデオ入力信号をゲートする。 - 特許庁
A-gate circuits 1-1 to 1-n gate super video input signals when the super video input signals v1 to vn are superimposed by a super key.例文帳に追加
Aゲート回路1-1〜1-nはスーパーキー入力信号v1〜v-nをスーパーキーでスーパーインポーズするときはスーパービデオ入力信号をゲートする。 - 特許庁
C-gate circuits 5-1 to 5-n gate the super video input signals when the super video input signals v1 to vn are superimposed by themselves.例文帳に追加
Cゲート回路5-1〜5-nはスーパーキー入力信号v1〜v-nをそれ自体でスーパーインポーズするときにスーパーキー入力信号をゲートする。 - 特許庁
A gate bias protection circuit is arranged between the respective gate electrodes G of the pair of power MOS-FETs and the gate pulse input end, and suppresses return currents flowing from the drain electrodes D to the gate pulse input end.例文帳に追加
ゲートバイアス保護回路は、1対のパワーMOS・FETの各ゲート電極とゲートパルス入力端との間に設けられ、ドレイン電極から前記ゲートパルス入力端へ流れるリターン電流を抑止する。 - 特許庁
The variable delay circuit comprises a transfer gate TG1 and a transfer gate TG3 for delaying input signals, and a transfer gate TG2 and a transfer gate TG4 provided between the transfer gate TG1 and the transfer gate TG3 and the input signals.例文帳に追加
可変遅延回路は、入力信号を遅延させるトランスファゲートTG1およびトランスファゲートTG3と、トランスファゲートTG1およびトランスファゲートTG3と入力信号との間に設けられるトランスファゲートTG2およびトランスファゲートTG4と、を備えている。 - 特許庁
A second control signal S2 is input to the transfer gate TG2.例文帳に追加
転送ゲートTG2には、第2制御信号S2が入力される。 - 特許庁
A back gate of an N-channel MOS TR N11 of an input stage transfer gate 1 is always connected to a source that is, an input terminal.例文帳に追加
入力段のトランスファゲート1のNチャネルMOSトランジスタN11のバックゲートを常時ソース、すなわち入力端に接続する。 - 特許庁
A gate of the second transistor M2 and a gate of the fourth transistor M4 are connected to the input terminal P1.例文帳に追加
第2トランジスタM2のゲートおよび第4トランジスタM4のゲートは入力端子P1に接続される。 - 特許庁
A gate calculating part 41 calculates a gate image expressing the region of the characteristic section of an input image.例文帳に追加
ゲート算出部41は、入力画像の特徴的な部分の領域を表すゲート画像を求める。 - 特許庁
The gate terminal of the MOSFET Qn1 is connected to a gate bias signal input terminal Vb and a gate bias signal is supplied.例文帳に追加
また、MOSFETQn1のゲート端子はゲートバイアス信号入力端子Vbと接続され、ゲートバイアス信号が供給されている。 - 特許庁
When it is used, the diode 430 lowers a gate voltage output from the gate drive chip applied to the gate input of the wide bandgap semiconductor junction gate transistor via the gate current limit resistor 445.例文帳に追加
使用時に、ダイオード430は、ゲート電流制限抵抗器445を介してワイドバンドギャップ半導体接合ゲートトランジスタのゲート入力に印加され、ゲート駆動チップからのゲート電圧出力を低下させる。 - 特許庁
This gate device 9 is provided with a gate opening and closing mechanism for opening an exit gate 92 according to the input of a gate open signal, and for closing the exit gate 92 according to the input of a gate close signal, and a scanner 93 provided inside the exist gate 92 for reading the number of persons data printed on an adjusted receipt.例文帳に追加
このゲート装置9は、ゲートオープン信号の入力に応じて出口ゲート92を開放し、かつ、ゲートクローズ信号の入力に応じて出口ゲート92を閉鎖するゲート開閉機構と、出口ゲート92の内側に設けられ、精算済レシートに印字された人数データを読取るスキャナ93とを有する。 - 特許庁
The gate electrodes G1 through G4 are connected to input terminals of the inverter 21.例文帳に追加
ゲート電極G1〜G4は、インバータ21の入力端と接続される。 - 特許庁
The comparator 5 is connected to one input terminal of the OR gate 16 and the NOR gate 15 is connected to the other input terminal.例文帳に追加
ORゲート16の一方の入力端子に受信用コンパレ−タ5を接続し、他方の入力端子にNORゲート15を接続する。 - 特許庁
Gate terminal of the transistor N1 is supplied with a control input CI.例文帳に追加
トランジスタN1のゲート端子には制御入力CIが入力される。 - 特許庁
The input terminal PI is connected to an input part of an inverter G1 used as an element for input via a transfer gate TF3.例文帳に追加
入力端子PIはトランスファゲートTF3を介して入力用素子であるインバータG1の入力部に接続される。 - 特許庁
PASS GATE CIRCUIT WITH STABLE OPERATION IN TRANSITION PHASE OF INPUT SIGNAL, SELF-REFRESH CIRCUIT INCLUDING THE PASS GATE CIRCUIT, AND METHOD OF CONTROLLING THE PASS GATE CIRCUIT例文帳に追加
入力信号のトランジション区間で安定的に動作するパスゲート回路、これを備えるセルフリフレッシュ回路、及びパスゲート回路の制御方法 - 特許庁
To monitor input/output characteristics of an optical gate element that passes or cuts off input light.例文帳に追加
入力光を通過又は遮断する光ゲート素子の入出力特性を監視できるようにする。 - 特許庁
TICKET EXAMINATION PROCESSING SYSTEM, CONDITIONS REVISION INPUT APPARATUS, AND AUTOMATIC TICKET GATE APPARATUS例文帳に追加
改札処理システム、条件変更入力装置、及び自動改札装置 - 特許庁
The switch element Q incorporates the input capacitance Ciss between the gate-source.例文帳に追加
スイッチ素子Qは、ゲート−ソース間に入力容量Cissを内蔵する。 - 特許庁
A first input signal IP is impressed on a gate of the transistor N12.例文帳に追加
このトランジスタN12のゲートには、第1入力信号IPが印加される。 - 特許庁
A set signal S is input to the gate of a first set transistor ms1, and an inverted set signal SX is input to the gate of a fourth set transistor ms4.例文帳に追加
第1セットトランジスタms1のゲートにセット信号Sが入力され、第4セットトランジスタms4のゲートに、反転セット信号SXが入力される。 - 特許庁
When a noticing logic gate is a composite gate after extraction of output pin capacity of the noticing logic gate, the capacities (wiring capacity, diffusion layer capacity, gate capacity) inside the composite gate other than input pin capacity are extracted as well 102.例文帳に追加
着目論理ゲートの出力ピン容量を抽出後、着目論理ゲートが複合ゲートの場合,入力ピン容量以外の複合ゲート内部の容量(配線容量,拡散層容量,ゲート容量)も抽出する。 - 特許庁
A gate drive signal output from a gate pulse generation circuit (21) is output to a sense gate terminal Gs and a main gate terminal Gm and an input end of an MPU (24) via each correction resistor of a gate resistance value correction circuit 1 (22) and a gate resistance value correction circuit 2 (23).例文帳に追加
ゲートパルス発生回路(21)から出力されるゲート駆動信号が、ゲート抵抗値補正回路1(22)及びゲート抵抗値補正回路2(23)の各補正抵抗を経由してセンスゲート端子Gs 及びメインゲート端子Gm 並びにMPU(24)の入力端へ出力される。 - 特許庁
Moreover, the 2nd input end of the 2nd NOR gate and the 2nd input end of the 3rd NOR gate are connected with a CON2 terminal and CON3 terminal, respectively, and each output end thereof is connected with the odd numbered gate lines and the even numbered gate lines, respectively.例文帳に追加
また、第2ノアゲートの第2入力端、第3ノアゲートの第2入力端は、各々CON2端子、CON3端子と連結されており、各々の出力端は、奇数番目のゲート線、偶数番目のゲート線と連結されている。 - 特許庁
A second input terminal of the second NOR gate, a second input terminal of the third NOR gate are respectively connected to a CON2 terminal and a CON3 terminal, and the output terminals are connected to the gate lines in odd number and the gate lines in even number.例文帳に追加
また、第2ノアゲートの第2入力端、第3ノアゲートの第2入力端は、各々CON2端子、CON3端子と連結されており、各々の出力端は、奇数番目のゲート線、偶数番目のゲート線と連結されている。 - 特許庁
An output stage gate segmentation module 2 generates the input side terminal capacity of a gate output stage and a succeeding stage gate and output stage/wiring RC network information 3 from the gate output stage up to the succeeding stage gate on the basis of gate circuit network information 1 and internal gate constitution information 8.例文帳に追加
出力段ゲート切り出しモジュール2は、ゲート回路ネット情報1と内部ゲート構成情報8と基に、ゲート出力段と次段ゲートの入力側端子容量とゲート出力段から次段ゲートまでの出力段・配線RCネット情報3を生成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|