| 例文 |
high delayの部分一致の例文一覧と使い方
該当件数 : 1201件
HIGH TUNING PERFORMANCE CMOS DELAY ELEMENT例文帳に追加
高チュ—ニング性CMOS遅延素子 - 特許庁
To receive data at a low delay and high quality.例文帳に追加
低遅延かつ高品質でデータを受信する。 - 特許庁
DELAY LINE OF HIGH-FREQUENCY SUBSTRATE CIRCUIT AND METHOD OF MANUFACTURING DELAY LINE OF HIGH-FREQUENCY SUBSTRATE CIRCUIT例文帳に追加
高周波基板回路の遅延線路及び高周波基板回路の遅延線路の製造方法 - 特許庁
To provide a variable delay circuit that has high linearity to a control signal of delay time.例文帳に追加
遅延時間の制御信号に対する線形性の高い可変遅延回路を提供する。 - 特許庁
To measure a delay in a packet communication network with high accuracy.例文帳に追加
パケット通信網の遅延測定を高精度に行う。 - 特許庁
To accomplish low delay, low delay fluctuation, high throughput, and high QoS guarantee in a wireless multihop communication network.例文帳に追加
無線マルチホップ通信ネットワークにおいて、低遅延、低遅延ゆらぎ、高スループット、高いQoSの保証を実現する。 - 特許庁
To provide a delay comparator circuit for comparing delay differences (phase differences) in a plurality of delay circuits with high precision.例文帳に追加
複数の遅延回路における遅延差(位相差)を高精度で比較することができる遅延比較回路の提供を図る。 - 特許庁
To make performable high speed tests by eliminating delay time.例文帳に追加
遅延時間を解消して高速テストが行えるようにする。 - 特許庁
To provide a delay time automatic detection circuit that can automatically detect a delay time of a delay clock with high accuracy through a simple processing.例文帳に追加
簡易な処理で精度よく遅延クロックの遅延時間を自動検出できる遅延時間自動検出回路を提供する。 - 特許庁
To provide a method and a device for light signal delay differentiation which actualize high-speed delay differentiation.例文帳に追加
高速度な遅延微分を実現する光信号遅延微分方法および装置を提供する。 - 特許庁
To provide an LSI design support device for realizing delay calculation of high accuracy and delay estimation.例文帳に追加
高精度のディレイ計算及びディレイ予測を実現したLSI設計支援装置を提供する。 - 特許庁
To provide a delay clock generator which generates a delay clock with high level of accuracy.例文帳に追加
遅延クロックを高精度に生成する遅延クロック生成装置を提供することを目的とする。 - 特許庁
PRECISION, HIGH SPEED DELAY SYSTEM FOR GIVING NEW DELAY VALUE TO DELAYED CLOCK EDGE FOR EVERY CLOCK PERIOD例文帳に追加
クロック周期毎に遅延クロック・エッジに新たな遅延値を与えるための精密高速遅延システム - 特許庁
To provide a delay circuit that provides a delay time to an input signal without a delay and a waveform deformation or the like by a parasitic element so as to properly generate a delay signal and a delay pulse having a prescribed delay time with high accuracy, and to provide a semiconductor integrated circuit device including the delay circuit and a delay method.例文帳に追加
寄生素子による遅延や波形変形等を伴わず入力信号に遅延時間を付加して、所定遅延時間の遅延信号や遅延パルスを精度よく適宜に生成する遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法を提供すること。 - 特許庁
To provide a delay fixed loop which performs a high frequency performance, by independently controlling the coarse delay time and fine delay time by the delay fixed loop, and can reduce jitters.例文帳に追加
遅延固定ループでコース遅延時間とファイン遅延時間とを別に制御して、高周波数動作を行うと共に、ジッタを低減できる遅延固定ループを提供すること。 - 特許庁
To realize high throughput by suppressing the delay time of a packet switch.例文帳に追加
パケットスイッチの遅延時間を抑え、高いスループットを実現する。 - 特許庁
To conduct channel estimation and production of a delay profile with high accuracy.例文帳に追加
チャネル推定および遅延プロファイル生成を高精度に行う - 特許庁
To provide a high speed communication system whose communication delay is short.例文帳に追加
通信遅延が短い高速な通信システムを提供すること。 - 特許庁
HIGH TENSILE BOLT EXCELLENT IN DELAY BREAKING RESISTANCE CHARACTERISTIC AND ITS STEEL PRODUCT例文帳に追加
耐遅れ破壊特性に優れた高力ボルト及びその鋼材 - 特許庁
To provide a high frequency delay circuit capable of easily producing a high frequency signal which is delayed just for a desired delay amount.例文帳に追加
所望の遅延量だけ遅延した高周波信号を容易に生成することができる高周波遅延回路を提供する。 - 特許庁
A time-delay controller 10 delays the delay time of a time-delay generating circuit arranged corresponding to a device whose measured voltage is high.例文帳に追加
時間遅れコントローラ60は、測定電圧が高い素子に対応して配置された時間遅れ発生回路の遅れ時間を遅らせる。 - 特許庁
A High period is determined from the output of the first delay circuit and that of the second delay circuit.例文帳に追加
第1の遅延回路の出力と第2の遅延回路の出力よりHigh期間を決める。 - 特許庁
To provide an AFC circuit which reduces a processing delay and operates at high speed.例文帳に追加
処理遅延が小さく、高速のAFC回路を提供すること。 - 特許庁
To evaluate an instantaneous delay, and to obtain high detection accuracy.例文帳に追加
瞬時の遅延評価が可能であり、かつ、高い検出精度とする。 - 特許庁
A high-order path detection section 102 detects a high-order path from the delay profile of each cell generated by a delay profile generating section 101.例文帳に追加
上位パス検出部102は、遅延プロファイル作成部101にて作成された各セルの遅延プロファイルから上位パスを検出する。 - 特許庁
To apply a delay calculation algorithm of high order which has high delay calculation precision from a stage of function design.例文帳に追加
機能設計の段階から遅延計算精度の高い高次の遅延計算アルゴリズムを適用できるLSI設計方法を提供する。 - 特許庁
To provide a delay difference measuring method for a differential line which enables delay difference measurement of high precision needed for high-frequency signal transmission.例文帳に追加
高周波信号伝送に必要な高精度の遅延差測定が可能となる差動線路の遅延差測定方法を提供する。 - 特許庁
To simultaneously perform restriction of the maximum delay time in a less delay service class and securing of high band usage efficiency of a normal delay service class.例文帳に追加
低遅延サービスクラスの最大遅延時間の抑制と、通常遅延サービスクラスの高い帯域利用効率の確保とを同時に実現する。 - 特許庁
In the case of setting the delay time to be shorter than that of the initial setting, high level control signals CS1-CS3 are respectively given to the delay adjustment sections 2-4, the setup time is adjusted without the delay of the delay adjustment sections 3, 4 and only with the delay time of the delay adjustment section 2.例文帳に追加
ディレイ時間を初期設定よりも少なくする場合、制御信号CS1〜CS3をハイレベルとし、ディレイ調整部3,4のディレイは付加せず、ディレイ調整部2によるディレイ時間だけを付加したセットアップ時間の調整とする。 - 特許庁
To obtain a variable delay circuit that can subdivide a minimum unit of a variable delay time into a time less than a delay time of a gate circuit so as to adjust the delay time with high accuracy without increasing the power consumption.例文帳に追加
可変遅延時間の最小単位をゲート回路の遅延時間未満に微細化でき、消費電力を増やすことなく遅延時間を高精度に調整できる可変遅延回路を得る。 - 特許庁
To provide a delay time control method capable of controlling the delay of a signal at high speed and a delay time control circuit which reduces the circuit scale, for providing this delay time control method.例文帳に追加
高速に信号の遅延時間を調整できる遅延時間調整方法と、該遅延時間調整方法を実現する回路規模が低減された遅延時間調整回路とを提供する。 - 特許庁
To provide a delay adjustment circuit for a DLL(Delay Locked Loop) that can prevent noise production at switching by a delay control signal and occurrence of an output delay error and realize a high-speed operating processing.例文帳に追加
遅延制御信号による切替え時のノイズ発生や出力遅延誤差発生を防止した上で高速動作処理化を具現し得るDLL用遅延調整回路を提供すること。 - 特許庁
To provide a delay adjusting circuit which does not require a dedicated hard macro as a delay cell and is capable of adjusting delay with high precision on a target signal for delay adjustment.例文帳に追加
遅延セルとして専用のハードマクロを必要とせず、かつ、遅延調整対象信号について高精度の遅延調整を行うことができる遅延調整回路を提供する。 - 特許庁
To provide a variable delay circuit that can control a high frequency signal over a wide range with high accuracy by eliminating occurrence of inversion of a delay time increment due to delay dispersion in the circuit.例文帳に追加
回路の遅延ばらつきによる遅延時間増分の逆転現象を無くし、高周波信号を高精度で広範囲に渡り制御可能な可変遅延回路を提供する。 - 特許庁
To perform wide-range and high-accuracy delay adjustment which is resistant to a variation in delay caused by a PVT variation.例文帳に追加
高範囲、高精度でかつ、PVT変動に起因するディレイ変動に耐性のあるディレイ調整を行う。 - 特許庁
To prevent delay of high-priority processing being executed by CPU.例文帳に追加
CPUにより実行される優先度の高い処理の遅延防止を図る。 - 特許庁
TCP CONVERGENCE CONTROL SYSTEM IN WIDE BAND, HIGH DELAY RADIO NETWORK例文帳に追加
広帯域、高遅延無線ネットワークにおけるTCP輻輳制御方式 - 特許庁
To actualize high robustness, small communication traffic and a small delay quantity.例文帳に追加
高い頑健性と、少ない通信量および遅延量を実現する。 - 特許庁
After the high-temperature heating, the delay time of the tested circuit 1401 is measured.例文帳に追加
高温加熱後、被試験回路1401の遅延時間を測定する。 - 特許庁
To perform level conversion of a clock in a high speed, and to prevent delay of the clock.例文帳に追加
クロックのレベルの変換を高速化し、クロックの遅延を防止する。 - 特許庁
To provide a delay circuit capable of applying delay with high accuracy to an input signal and a control method thereof.例文帳に追加
入力信号に精度の高い遅延を付加することが可能な遅延回路及びその制御方法を提供する。 - 特許庁
The delay circuit DL is the one wherein a delay is added to transition from the high level to the low level of the input terminal (N1).例文帳に追加
遅延回路DLは、入力端子(N1)のハイレベルからローレベルへの遷移に遅延が付加される回路である。 - 特許庁
To transmit image data with high quality and low delay.例文帳に追加
画像データを、高品質かつ低遅延に伝送することができるようにする。 - 特許庁
Delay signals outputted from the delay circuits 11 to 14 are supplied to one-input sides of NAND gates G11 to G14 for High output selection.例文帳に追加
フィードバック付遅延回路11〜14から出力される遅延信号はHigh出力選択用NANDゲートG11〜G14の一方入力に付与される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|