「inner semiconductor layer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A first semiconductor chip (3) and second semiconductor chips (4, 5) are provided on a wiring board (2) having wiring layers of surface layer and an inner layer.例文帳に追加

表層及び内層の配線層を有する配線基板（２）に第１の半導体チップ（３）と第２の半導体チップ（４，５）を備える。 - 特許庁

An inner diffusion layer 118 and a low carrier concentration semiconductor layer 119 are also formed on the light receiving surface side.例文帳に追加

また、受光面側にも、内部拡散層１１８及び低キャリア濃度半導体層１１９が形成される。 - 特許庁

An outside electrode layer 11, a semiconductor layer 12, and an inside electrode layer 13 are laminated on the inner wall surface 4 to form an optical power generation layer 10.例文帳に追加

内壁面４に、外側電極層１１、半導体層１２、内側電極層１３が積層されて光発電層１０が形成されている。 - 特許庁

On the inner wall of the holes 16 inside the p-type semiconductor clad layer 12 and the n-type semiconductor clad layer 13, an oxidized region 17 is formed.例文帳に追加

そして、p型半導体クラッド層１２及びn型半導体クラッド層１３内の空孔１６の内壁に酸化領域１７を形成する。 - 特許庁

The inner wall of the trench 5 formed on the surface of a semiconductor substrate 4 is covered with a first semiconductor layer 22.例文帳に追加

半導体基板４の表面に形成されたトレンチ５の内壁面を第１の半導体層２２が被覆している。 - 特許庁

Specifically, the edge of the p-type semiconductor layer 64 contacting with the i-type semiconductor layer 70, that is, the lower opening end of the contact hole 69, is positioned on the inner side with respect to the edge of the n-type semiconductor layer 71.例文帳に追加

すなわち、ｐ型半導体層６４のｉ型半導体層７０と接するエッジ（コンタクトホール６９の下部開口端）をｎ型半導体層７１のエッジよりも内側に位置させる。 - 特許庁

In a step S2, the laser processing device removes a semiconductor layer and a back electrode layer of an area near an inner circumference of an area where the transparent electrode layer, the semiconductor layer, and the back electrode layer are removed using the SHG laser beam.例文帳に追加

ステップＳ２において、レーザ加工装置は、SHGレーザ光を用いて、透明電極層、半導体層、裏面電極層を除去した領域の内周付近の領域の半導体層、裏面電極層を除去する。 - 特許庁

The semiconductor device includes: a substrate including an inner layer conductor and a cavity having a bottom surface where a part of the inner layer conductor is exposed; and a first semiconductor element in contact with the inner layer conductor in the cavity directly or through a high heat-conductive member.例文帳に追加

本発明の半導体装置は、内層導体と該内層導体の一部が露出した底面を有するキャビティとを含む基板と、該キャビティ内で内層導体と直接または良熱伝導部材を介して接触した第１の半導体素子とを備える。 - 特許庁

The thickness between a first principal surface 3 and an outermost inner electrode layer 11A is made less than the thickness between an inner electrode layer 21 and an outermost inner electrode layer 51A, so heat of a semiconductor light emitting element LE1 is efficiently conducted to the outermost inner electrode layer 11A.例文帳に追加

第一主面３と最外内部電極層１１Ａとの間の厚みが、内部電極層２１と最外内部電極層５１Ａとの間の厚みよりも薄くされているため、半導体発光素子ＬＥ１の熱を効率よく最外内部電極層１１Ａへ伝達することができる。 - 特許庁

The inner semiconductor layer 2 and the insulating layer 3 are preferably chemically cross-linked by an organic peroxide.例文帳に追加

一方、内部半導電層２及び絶縁層３については有機過酸化物による化学架橋が行われることが好ましい。 - 特許庁

To provide a semiconductor device that obtains excellent electrical conductivity between an inner layer interconnection and a via even if the inner layer interconnection is thin, and to provide a method of manufacturing the same.例文帳に追加

内層配線が薄くても内層配線とビアとの間の優れた電気伝導性を得ることができる半導体装置およびその製造方法を提供する。 - 特許庁

An outer semiconductor layer 3 and an inner conductive layers 5 and 6 comprise a pair of electrodes in a capacitor.例文帳に追加

外側半導体層３及び内側導電層５，６がキャパシタにおける一対の電極を構成する。 - 特許庁

A method of manufacturing an optical semiconductor device comprises the steps of: forming a semiconductor intermediate layer on a semiconductor substrate; forming a semiconductor stack including an optical waveguide layer above the semiconductor intermediate layer; forming trenches for exposing the semiconductor intermediate layer on their inner surfaces in the semiconductor stack; and forming a cavity by removing the semiconductor intermediate layer exposed on the inner surfaces of the trenches by using selective wet etching.例文帳に追加

光半導体素子の製造方法は、半導体基板上に、半導体中間層を形成する工程と、半導体中間層上に光導波層を含む半導体積層体を形成する工程と、その内面に半導体中間層が露出する溝を半導体積層体に形成する工程と、溝の内面に露出した半導体中間層を選択的ウェットエッチングによって除去することで、空隙を形成する工程と、を含むことを特徴とする。 - 特許庁

The semiconductor-on-insulator type transistor comprises (a) an insulating layer, (b) a semiconductor material layer on the insulating layer, (c) a transistor gate provided in the semiconductor material layer, and (d) a vertical, outer source/drain diffusion region and a vertical, inner diffusion-region, provided in the semiconductor material layer operationally adjacent to the transistor gate.例文帳に追加

セミコンダクタ・オン・インシュレータ型トランジスタは、ａ）絶縁層、ｂ）絶縁層上の半導体物質の層、ｃ）半導体物質層内に設けられたトランジスタゲート、ｄ）トランジスタゲートに動作上近接して半導体物質層内に設けられた上下方向外側ソース／ドレイン拡散領域及び上下方向内側拡散領域とからなる。 - 特許庁

The porous protective layer 3 consists of an outer layer part 10 supporting a noble metal catalyst for oxidizing reductive gas and an inner layer part 11 separating the oxide semiconductor 8 from the outer layer part 10.例文帳に追加

多孔質保護層３は、還元性ガスを酸化する貴金属触媒を担持した外層部１０および酸化物半導体８を外層部１０から離隔する内層部１１よりなる。 - 特許庁

To solve a problem of a decrease in electrical reliability for a semiconductor device caused by heat generated and staying in an inner-layer resin film on a semiconductor element because of small thermal diffusivity of the inner-layer resin film.例文帳に追加

半導体素子上の内層樹脂膜は熱拡散率が小さいため、素子上で発生した熱を樹脂膜内に滞留させ、素子が高温となって半導体装置の電気的信頼性を低下させる。 - 特許庁

This electric wire for the wire harness has a conductor 10, an insulating layer 30 formed outward of the conductor 10, and the outer semiconductor layer 40 formed on the insulating layer 30, and has no inner semiconductor layer between the conductor 10 and the insulating layer 30.例文帳に追加

導体１０と、導体１０の外方に形成される絶縁層３０と、絶縁層３０上に形成される外部半導電層４０とを有し、導体１０と絶縁層３０との間に内部半導電層を有しないワイヤハーネス用電線である。 - 特許庁

The p-type semiconductor layer in the outermost circumference (portion contacting with a solution in a chip end) is floated thereby, the maximum potential in the chip is imparted to the n-type semiconductor layer in an inner side thereof, and the minimum potential in the sensor chip is imparted to the p-type semiconductor layer.例文帳に追加

このため、最外周（チップ端で溶液に接する部分）のｐ型半導体層をフローティング、その内側のｎ型半導体層にチップ内の最高電位を与え、ｐ型半導体層にはセンサチップの最低電位を与える。 - 特許庁

The n-type semiconductor layer 13 is formed by an epitaxial growing method so as to retain the recess of the trench 12 on the inner wall of the trench 12, and a p-type semiconductor layer 14 is similarly formed on the surface of the n-type semiconductor layer 13.例文帳に追加

トレンチ１２の内壁上にトレンチ１２の凹みを残すようにＮ型半導体層１３をエピタキシャル成長法により形成し、同様にＮ型半導体層１３の表面上にＰ型半導体層１４を形成する。 - 特許庁

The semiconductor device comprises the semiconductor chip 1 and a lead frame 2 having a recess 5 wherein an insulating layer 3 is formed on an inner surface and the semiconductor camp 1 is stored.例文帳に追加

半導体装置は、半導体チップ１と、内面に絶縁層３が形成され半導体チップ１を収容する収容凹部５を有するリードフレーム２とを備えている。 - 特許庁

The semiconductor device 1 comprises a semiconductor chip 2, a die pad 3, an inner lead 4, an outer lead 5, a stress mitigation layer 6, and a sealer 7.例文帳に追加

半導体装置１は、半導体チップ２と、ダイパッド３と、インナーリード４と、アウターリード５と、応力緩和層６と、封止体７と、を備える。 - 特許庁

An insulating film is provided in contact with the inner side face excluding the upper inner side face of the second semiconductor layer, a part between the side faces of the insulating film is turned to be a hole, and a conductive film is provided between the upper inner side faces of the second semiconductor layer so as to plug the hole.例文帳に追加

この第２の半導体層の上部内側面を除く内側面に接して絶縁膜を設け、この絶縁膜の側面間を空孔となし、この空孔に栓をするように、第２の半導体層の上部内側面間に導電膜を設ける。 - 特許庁

To provide a manufacturing method of a semiconductor device and a semiconductor device capable of repairing any crystal defect caused in the inner wall layer of a trench formed in a substrate and reducing an interface level of the inner wall layer.例文帳に追加

基板に形成されたトレンチの内壁層に生じる結晶欠陥を修復するとともに、内壁層の界面準位を低減することが可能な半導体装置の製造方法および半導体装置を提供する。 - 特許庁

In this cross-linked polyethylene insulated power cable equipped with an inner semiconductive layer 2, an insulating layer 3 and an outer semiconductive layer 4, in order, on the outer circumference of a conductor 1, the outer semiconductor layer 4 is silane cross-linked.例文帳に追加

導体１の外周に、順次、内部半導電層２、絶縁層３、外部半導電層４を備えた架橋ポリエチレン絶縁電力ケーブルであって、外部半導電層４がシラン架橋されている。 - 特許庁

The semiconductor device comprises a multilayer printed board having an inner board layer 1 formed of a heat resistant material, and an insulating board layer 2 built up on the inner board layer 1 using an insulating material wherein the insulating board layer 2 is stacked at a part on the surface of the outermost layer of the inner board layer 1.例文帳に追加

耐熱材料で形成した内側基板層１と、この内側基板層１上に絶縁材料を用いてビルトアップ工法によって形成した絶縁基板層２とを有する多層プリント基板で構成した半導体装置であって、前記内側基板層１の最外層面上の一部に前記絶縁基板層２を積層した。 - 特許庁

When the thickness of the semiconductor ceramic layer 14 is set as S and the thickness of the inner electrode layer 16 is set as I, S/I is set to at least 10 and at most 50.例文帳に追加

半導体セラミック層１４の厚みをＳとし、内部電極層１６の厚みをＩとしたときに、Ｓ／Ｉが１０以上５０以下に設定される。 - 特許庁

The conductor layer 6 is insulated by the surface and the rear surface 2a, 2b and the inner surface of the through-hole 4 of the semiconductor substrate 2, and the porous insulating resin layer 5.例文帳に追加

導電体層６は半導体基板２の表裏面２ａ、２ｂおよび貫通孔４の内面と多孔質絶縁樹脂層５で絶縁されている。 - 特許庁

A first impurity diffusion region is formed on a surface layer portion of the semiconductor substrate on the inner side of the seal ring.例文帳に追加

第１の不純物拡散領域が、シールリングよりも内側において、半導体基板の表層部に形成される。 - 特許庁

A non-doped first polysilicon layer 20 is formed covering the inner side of the trench 18 formed in a semiconductor layer 14, and, for example, an N-type impurity is diffused thereafter in the first silicon layer 20.例文帳に追加

半導体層１４に形成されたトレンチ１８内を覆ってノンドープの第１のポリシリコン層２０を形成し、その後、第１のポリシリコン層２０に例えばＮ型の不純物を拡散する。 - 特許庁

The memory unit has a laminated structure, a semiconductor pillar, a storage layer, an inner insulating film, an outer insulating film and a memory cell transistor.例文帳に追加

メモリ部は、積層構造体と、半導体ピラーと、記憶層と、内側絶縁膜と、外側絶縁膜と、メモリセルトランジスタと、を有する。 - 特許庁

A through-hole 2 is formed in a semiconductor substrate 1, and an insulating layer 3 is formed on a surface comprising the inner wall face of the through-hole 2.例文帳に追加

半導体基板１に貫通孔２を形成し、貫通孔２内壁面を含む表面に絶縁層３を形成する。 - 特許庁

The semiconductor device comprises a semiconductor layer having first and second major surfaces, a first electrode provided on the first major surface of the semiconductor layer, a recess 26 extending in the first direction in the second major surface of the semiconductor layer, and a reinforcing layer 21 covering at least the inner wall of the recess 26.例文帳に追加

第１及び第２の主面を有する半導体層と、前記半導体層の前記第１の主面に設けられた第１電極と、前記半導体層の前記第２の主面において第１の方向に延在する凹部と、少なくとも前記凹部の内壁を被覆する補強層と、を備えたことを特徴とする半導体装置が提供される。 - 特許庁

To achieve a semiconductor element wherein inner quantum efficiency of a light emitting layer is high and light acquiring efficiency of the semiconductor element is high by reducing density of a through transition inside the semiconductor element.例文帳に追加

半導体素子内の貫通転移の密度を低減して、発光層の内部量子効率が高く且つ半導体素子の光取り出し効率が高い半導体素子を実現できるようにする。 - 特許庁

An inner wall surface of the through-hole 3, a bottom face of the through-hole 3 blocked by the active layer 4, and a second main surface 2b of the semiconductor substrate 2 are covered by an insulating layer 5.例文帳に追加

貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。 - 特許庁

A trench is formed in the insulation layer 18 with pattern processing, and a via opening part is formed in the trench to reach one of the inner semiconductor device structure through the insulation layer.例文帳に追加

トレンチを絶縁層内にパターン加工で形成し、バイア開口部をトレンチ内に絶縁層を通して下側の半導体装置構造のうちの一つまで形成する。 - 特許庁

The electrode terminal 1 is formed of a plurality of layers in which a lowermost layer 1a, one or more inner layers 1b and a top layer 1c are laminated successively from the side of the substrate 4 for mounting the semiconductor element, and the top layer 1c and the lowermost layer 1a are harder than at least the one inner layer.例文帳に追加

電極端子１は、半導体素子実装用基板４側から順に最下位層１ａ、一層以上の内層１ｂ、最上位層１ｃが積層された複数層で構成されており、最上位層１ｃ及び最下位層１ａが少なくとも一の内層よりも硬度が高くなるようにする。 - 特許庁

The light emitting device includes a substrate 2 having a recess 2a and insulation characteristics, and a laminate 1 composed of an n-type semiconductor layer 1c, a light emitting layer 1b and a p-type semiconductor layer 1a arranged in the recess 2a, where the light emitting layer 1b touches the inner surface of the recess 1a.例文帳に追加

発光素子は、凹部２ａを有し、絶縁性を有する基板２と、凹部２ａ内に設けられ、ｎ型半導体層１ｃと発光層１ｂとｐ型半導体層１ａとから構成された積層体１であって、発光層１ｂが凹部１ａの内面と接触している積層体１と、を具備する。 - 特許庁

To provide a semiconductor laser where the variation of a band gap of an active layer in an inner region of a resonator is suppressed while a COD is prevented.例文帳に追加

ＣＯＤを防止つつ共振器内部領域における活性層のバンドギャップの変動を抑制した半導体レーザを提供する。 - 特許庁

This resin sealed semiconductor device 100 is equipped with a semiconductor chip 1 including a silicon substrate, a die pad 10 to which the semiconductor chip 1 is fixed through a first solder layer 2, a resin sealing layer 30 which seals the semiconductor chip 1, and a plurality of lead terminals 21 electrically connected to the semiconductor chip 1 in which an inner lead 21b is covered with the resin sealing layer 30.例文帳に追加

この樹脂封止型半導体装置１００は、シリコン基板を含む半導体チップ１と、半導体チップ１が、第１ハンダ層２を介して固定されたダイパッド１０と、半導体チップ１を封止する樹脂封止層３０と、半導体チップ１と電気的に接続され、インナーリード部２１ｂが樹脂封止層３０によって覆われている複数のリード端子２１とを備えている。 - 特許庁

The inner wall surface of the opening 4W of the layer 4 is formed as an inverted tapered surface 6 broadened in the depthwise direction, and the selectively epitaxially grown semiconductor-layer is formed on the surface of the semiconductor exposed in the opening of the insulating layer and avoiding the occurrence of the faucet on the surface of the semiconductor layer by the reverse taper.例文帳に追加

そして、この絶縁層４の開口４Ｗの内壁面は、深さ方向に幅広とされた逆テーパ面６として形成され、絶縁層の開口内に露出する半導体の表面上に選択エピタキシャル成長半導体層を形成して逆テーパによって半導体層表面にファセットが発生することを回避する。 - 特許庁

In the counterbore portion, the semiconductor chip and the inner layer conductor pattern are connected to the same potential through the extending conductor portion.例文帳に追加

そして、前記座繰り部内において、前記延出導体部を介して前記半導体チップと前記内層導体パターンとが同電位に接続される。 - 特許庁

The lead terminal member for semiconductor module, the Al wire is bonded to an inner side and wiring, a circuit and a terminal are directly solder-connected to an outer side or through a plating layer.例文帳に追加

また、半導体モジュールをハイパワー化した場合においても、リードピンとＡｌワイヤとの接続部分からの断線をより確実に防止する。 - 特許庁

Then, a resist material is coated onto the backside of the semiconductor substrate 2 so that the whole thing including the inner wall of the groove 11, a conductive terminal 15, the protective layer 12, etc. is covered with a resist layer 16.例文帳に追加

次に、半導体基板２の裏面側からレジスト材料を塗布し、溝１１の内壁を含めて導電端子１５や保護層１２等の全体をレジスト層１６で被覆する。 - 特許庁

The light reflecting metal layer 3 is disposed in an inner portion 13a of one main surface 13 of the light emitting semiconductor region 1, and the migration suppressing layer 6 is disposed in an outer periphery 13b.例文帳に追加

光反射金属層3は、発光半導体領域1の1つの主面１３の内側部分１３aに配置され、マイグレーション抑制層6は外周部分１３bに配置されている。 - 特許庁

In the semiconductor laser module where a Peltier module having a semiconductor laser element 1 and a Peltier element 8 for cooling the semiconductor laser element are accommodated in a package 11, an electric insulating layer 22, an ITO layer 23, and an electrode layer 24 for Peltier elements are successively formed on the inner surface of the package 11.例文帳に追加

半導体レーザー素子１とそれを冷却するペルチェ素子８を有するペルチェモジュールがパッケージ１１に収納された半導体レーザーモジュールにおいて、前記パッケージ１１の内面上に電気絶縁層２２、ＩＴＯ層２３、ペルチェ素子用電極層２４を順次積層形成したことを特徴とする。 - 特許庁