「junction effect」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a structure that reduces an off-state current of a field effect transistor using a conductor-semiconductor junction.例文帳に追加

導体半導体接合を用いた電界効果トランジスタのオフ電流を低減せしめる構造を提供する。 - 特許庁

In the lateral junction type field effect transistor, an n-type epitaxial layer 4 and a gate region 5 are formed successively on a p^--epitaxial layer 3.例文帳に追加

ｐ^-エピタキシャル層３上に、ｎ型エピタキシャル層４とゲート領域５とが順に形成されている。 - 特許庁

To improve the characteristics of a device by reducing a junction leakage current and a capacitance to improve a short channel effect.例文帳に追加

接合漏洩電流とキャパシタンスを低減させ短チャンネル効果を改善して素子の特性を向上させる。 - 特許庁

To provide a pn-junction type field effect transistor having source/ drain electrodes with small electric resistance.例文帳に追加

ソース／ドレイン電極の電気抵抗が低い構成を備えてｐｎ接合型電界効果トランジスタを提供する。 - 特許庁

To obtain an SiC-made junction type high yield field effect transistor having a channel region using high-mobility electrons.例文帳に追加

高歩留りをもたらす、移動度の高い電子を用いたチャネル領域を有するＳｉＣ製のＪＦＥＴを得る。 - 特許庁

MAGNETIC TUNNEL JUNCTION ELEMENT AND METHOD OF FORMING THE SAME, MAGNETIC MEMORY STRUCTURE AND TUNNEL MAGNETORESISTANCE EFFECT TYPE REPRODUCING HEAD例文帳に追加

磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド - 特許庁

In this spin valve head 36, the resistance value is reduced as compared to that of a so-called tunnel junction magneto- resistance effect element.例文帳に追加

このスピンバルブヘッド３６では、いわゆるトンネル接合磁気抵抗効果素子に比べて抵抗値は低減される。 - 特許庁

A transistor 50 is a pn-junction type field effect transistor formed on a substrate made of compound semiconductor.例文帳に追加

本トランジスタ５０は、化合物半導体からなる基板に形成されたｐｎ接合型電界効果トランジスタである。 - 特許庁

To reduce on-resistance in a field effect transistor of a semiconductor device having a hetero junction.例文帳に追加

ヘテロ接合を有する半導体装置の電界効果トランジスタにおけるオン抵抗の低減を図ることを課題とする。 - 特許庁

The junction field-effect transistor 1 has an n^--type epitaxial layer 3 laminated on a semiconductor substrate 2.例文帳に追加

この接合型電界効果トランジスタ１では、半導体基板２上に、ｎ^−型エピタキシャル層３が積層されている。 - 特許庁

A semiconductor device is provided with a field effect transistor formed on a substrate 11 and a pn junction diode.例文帳に追加

半導体装置は、基板１１の上に形成された電界効果トランジスタとｐｎ接合ダイオードとを備えている。 - 特許庁

To provide a terminal and a junction method between a terminal and a lead, that can improve effectiveness of the junction condition, design freedom, workability and environmental effect in the junction between a Y- shaped or U-shaped terminal and a lead.例文帳に追加

Ｙ型やＵ型をしたターミナルとリードとの接合において、接合状態の有効性の向上、設計自由度の向上、作業性の向上、環境性の向上を図れるターミナル並びにターミナルとリードとの接合方法を得る。 - 特許庁

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

To provide a method for manufacturing a magnetoresistance effect element that is stable in a free layer and a magnetic domain at a nano-junction and is high in sensitivity in the magnetroresistance effect element for magnetic heads having BMR effect.例文帳に追加

ＢＭＲ効果を有する磁気ヘッド用の磁気抵抗効果素子において、自由層やナノ接合部の磁区の安定性や感度の高い磁気抵抗効果素子の作製方法を提供する。 - 特許庁

The semiconductor device includes a normally-on hetero junction field effect transistor 100 having high withstand voltage; and a hetero junction field effect transistor 100 operating equally to that of a normally-off type, by forming a normally-off insulating gate type field effect transistor 200 into monolithic and connecting them in cascode.例文帳に追加

高耐圧を有するノーマリオン型のヘテロ接合電界効果トランジスタ１００とノーマリオフ型の絶縁ゲート型電界効果トランジスタ２００をモノリシックに形成し、それらをカスコード接続することによって、ノーマリオフ型と同等の動作をするヘテロ接合電界効果トランジスタ１００を備えた構成とする。 - 特許庁

To increase threshold voltage and decrease turn-on resistance in the gate forward direction in a junction gate field effect transistor.例文帳に追加

接合ゲート型電界効果トランジスタにおいてゲート順方向立ち上がり電圧を高く、かつ、オン抵抗を低くする。 - 特許庁

To obtain a junction field-effect transistor(JFET) formed so that the diffusion depth of the impurity in a gate region does not vary.例文帳に追加

ゲート領域での不純物の拡散深さがばらつかないようにした接合型電界効果トランジスタを提供する。 - 特許庁

To improve reliability in a semiconductor device having a field effect transistor of a source and drain structure of a shallow junction.例文帳に追加

浅接合のソースおよびドレイン構造の電界効果トランジスタを有する半導体装置の信頼性を向上させる。 - 特許庁

To provide a semiconductor element which can reduce a junction leakage current and a narrow width effect and, to provide its manufacturing method.例文帳に追加

接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法を提供する。 - 特許庁

To provide a method and a device for forming a tunnel effect magneto-resistive recording junction suitable for high surface density recording.例文帳に追加

高面密度記録に適するトンネル効果磁気抵抗記録接合を設けるための方法および装置を提供する。 - 特許庁

To provide a junction field effect transistor and its manufacturing method in which the labor of manufacturing process can be reduced.例文帳に追加

製造工程の工数を削減することができる接合型電界効果トランジスタおよびその製造方法を提供する。 - 特許庁

So, the FET with an extremely little junction capacity is realized in which a short channel effect is effectively suppressed.例文帳に追加

したがって、短チャネル効果を効果的に抑制でき、且つ、接合容量が極めて小さいＦＥＴを実現できる。 - 特許庁

An extension electrode and a test pad 54 are formed being continuously connected with the gate electrode of the junction type field effect transistor.例文帳に追加

接合型電界効果トランジスタのゲート電極に連続して、拡張電極４３とテストパッド５４を形成する。 - 特許庁

To prevent peeling and breakage of a gate electrode in a manufacturing process of a Schottky junction gate type field-effect transistor.例文帳に追加

ショットキー接合ゲート型の電界効果トランジスタの製造工程でゲート電極の剥がれや折れを完全に防止する。 - 特許庁

To provide a junction field-effect transistor which is reduced in planar size, and to provide a manufacturing method therefor.例文帳に追加

平面サイズの縮小化を図ることができる、接合型電界効果トランジスタおよびその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a junction gate field effect transistor which suppresses the variation in p-layer impurity in a gate region and can attain proper p-n junction characteristics for the transistor.例文帳に追加

ゲート領域でのｐ層不純物のばらつきを抑制すると共に、良好なｐｎ接合特性を得る接合ゲート型電界効果トランジスタの製造方法を提供する。 - 特許庁

To provide a double barrier ferromagnetic tunnel junction having a low resistance and capable of obtaining a TMR effect of 1,000% or more at room temperature, and to provide a magnetic device using the double barrier ferromagnetic tunnel junction.例文帳に追加

室温で１０００％以上のTMR効果が得られる低抵抗の二重障壁強磁性トンネル接合と、この二重障壁強磁性トンネル接合を用いた磁気デバイスを提供する。 - 特許庁

To suppress short channel effect in a field effect type transistor by preventing the reduction of driving capacity due to depletion of gate electrode and realizing a shallow junction between source and drain.例文帳に追加

電界効果型トランジスタにおいて、ゲート電極の空乏化による駆動能力の低下を防止しつつソース−ドレインの浅い接合を実現して短チャネル効果を抑制する。 - 特許庁

At reverse bias, the junction is electrically connected to the electric field relaxing layer, by a field effect imparted to the drift layer between the junction and the electric field relaxing layer from the electrode via the insulating film so that the electric field concentration at the end of the junction is relaxed.例文帳に追加

逆バイアス時には、絶縁膜を介して電極から前記接合と電界緩和層の間のドリフト層に与えられる電界効果により接合と電界緩和層は電気的に接続され、接合の端部の電界集中が緩和される。 - 特許庁

To provide a field effect transistor which is capable of keeping a junction leakage low and having a low contact resistance while source/drain junctions are kept at a shallow position.例文帳に追加

浅いソース，ドレイン接合位置を保ちつつ接合リークを低く抑えることができ、且つコンタクト抵抗も低く保つ。 - 特許庁

To provide a junction field effect transistor wherein a channel area is formed uniform in thickness, and to provide its manufacturing method.例文帳に追加

チャネル領域を一定の厚さに形成することができる、接合型電界効果トランジスタおよびその製造方法を提供する。 - 特許庁

The resetting transistor resets the gate area of the junction type field effect transistor to fixed voltage according to voltage received at a gate.例文帳に追加

リセット用トランジスタは、ゲートに受ける電圧に応じて、接合型電界効果トランジスタのゲート領域を一定電圧にリセットする。 - 特許庁

With this configuration, a hetero-junction field-effect semiconductor device is provided which has normally-off characteristics and a low on resistance.例文帳に追加

これにより、ノーマリオフ特性を有し且つオン抵抗が小さいヘテロ接合型電界効果半導体装置を得ることができる。 - 特許庁

Controlling the concentration of the ultraviolet rays to the junction 3 due to fiber effect prevents microcracks from occurring.例文帳に追加

ファイバー効果による接合部３への紫外線の集中を抑制して、接合部３におけるマイクロクラックの発生を防止する。 - 特許庁

To provide a tunnel junction type magnetoresistive effect element with little degradation of an MR ratio in a region where area resistance RA is ≤1.0 Ωμm^2.例文帳に追加

面積抵抗ＲＡが１．０Ωμｍ^2以下の領域で、ＭＲ比の劣化の少ないトンネル型磁気抵抗効果素子を得る。 - 特許庁

To provide a junction field-effect transistor which is excellent in high frequency characteristics at a low cost and its manufacturing method.例文帳に追加

高周波特性が優れており且つ製造コストも低い接合型電界効果トランジスタ及びその製造方法を提供する。 - 特許庁

To provide a hetero-junction field effect transistor element wherein signal deterioration is suppressed even in a high frequency area and output is high.例文帳に追加

高い周波数領域においても信号劣化の無い高出力のヘテロ接合型電界効果トランジスタ素子を提供する。 - 特許庁

To realize a shallow junction for inhibiting the short channel effect in a MISFET by inhibiting the increase of current leak and resistance.例文帳に追加

ＭＩＳ型ＦＥＴにおいて、短チャネル効果を抑えるための浅い接合をリーク電流と抵抗の増加を抑えて実現する。 - 特許庁

To provide MOS transistors that can control a short channel effect and reduce source/drain junction capacitance.例文帳に追加

ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させることができるＭＯＳトランジスターを提供することである。 - 特許庁

To reduce variation in a pinch-off voltage of a J-FET (Junction Field Effect Transistor), and to realize a low pinch-off voltage.例文帳に追加

Ｊ−ＦＥＴのピンチオフ電圧のばらつき低減を図ること、及び低いピンチオフ電圧の実現を図ることが課題となる。 - 特許庁

When a current monitored by a current detecting unit 90 exceeds a threshold current, a gate voltage for turning on the junction field effect transistor (JFET) 32 is made larger than a built-in voltage for a PN-junction.例文帳に追加

電流検知部９０でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ（ＪＦＥＴ）３２をターンオンするときのゲート電圧をＰＮ接合のビルトイン電圧より大きくする。 - 特許庁

To provide a semiconductor device and its manufacturing method which can suppress a short channel effect by a halo region, and also can suppress the generation of a junction leak current and an increase of a junction capacitance.例文帳に追加

ハロー領域により短チャネル効果を抑制し、且つ接合リーク電流の発生や接合容量の増加を抑制することのできる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a junction field effect transistor which has high dielectric strength and low loss, and can operate at high frequencies, and to provide its manufacturing method.例文帳に追加

高耐圧かつ低損失でり、高周波動作が可能な接合型電界効果トランジスタおよびその製造方法を提供する。 - 特許庁

To provide a junction gate field effect transistor and its manufacturing method with case of controlling the structure of the depth of the gate region.例文帳に追加

ゲート領域の深さを制御し易い構成を備えた接合ゲート型電界効果トランジスタ及びその作製方法を提供する。 - 特許庁

The oxide 14 becomes a a magnetoresistance tunnel junction element, wherein a magnetoresistance tunnel effect is obtained through the (L-O)2 layer in the crystal structure.例文帳に追加

この酸化物は、結晶構造内の(Ｌ−Ｏ)_2層を介して磁気抵抗トンネル効果が得られる磁気抵抗トンネル接合素子となる。 - 特許庁