「junction effect」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Furthermore, when a structure compounding a P-N junction and a Schottky junction is employed by further providing an anode electrode making Schottky connection with the n-type layer 1, such an effect as the voltage can be reduced when the current rises can be attained through Schottky junction.例文帳に追加

さらには、ｎ型層１とショットキー接続されるアノード電極をさらに設けることによって、Ｐ−Ｎ接合とショットキー接合とが複合してなる構造とすることで、ショットキー接合に由来する、電流立ち上がり時の電圧を小さくできるという効果も併せて得ることができる。 - 特許庁

To provide a method of manufacturing a Josephson junction element, which can form a Josephson junction by ion implanting to utilize the knockout effect, without using a special focused ion beam machine or a high-precision XY stage.例文帳に追加

特殊な集束イオンビーム装置や高精度のＸＹステージを用いなくても、イオン注入によりノックアウト効果を利用したジョセフソン接合部を形成できるジョセフソン接合素子製造方法を提供する。 - 特許庁

To make a satisfactory MR ratio compatible with the resistance change ratio of a magnetoresistance effect element utilizing a ferromagnetic tunnel junction.例文帳に追加

強磁性トンネル接合を利用した磁気抵抗効果化素子において、十分なＭＲ比と抵抗変化率とを両立できるようにすること。 - 特許庁

To promote the miniaturization and speedup of an MISFET by making the suppression of the short channel effect compatible with the reduction of the p-n junction capacitance.例文帳に追加

短チャネル効果の抑制とｐｎ接合容量の低減とを両立させることによって、ＭＩＳＦＥＴの微細化、高速化を推進する。 - 特許庁

A 3-terminal ferromagnetic tunneling magnetoresistive effect element has its output reduction suppressed by the applied bias V1 on the tunnel junction.例文帳に追加

３端子型強磁性トンネル型磁気抵抗効果素子において、一方のトンネル接合の印加バイアスＶ_１により出力の低減を抑える。 - 特許庁

To provide a hetero junction field-effect transistor that suppresses current collapse and reduces a gate leakage current, and to provide a method of manufacturing the same.例文帳に追加

電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。 - 特許庁

A higher MR ratio is realized by longitudinal bias current via tunnel effect junction at the two end surfaces of the free layer.例文帳に追加

自由層の２つの端面におけるトンネル効果接合を介して長手方向のバイアス電流によって、より大きなＭＲ率を実現する。 - 特許庁

The gate electrode of the Schottky junction gate type field-effect transistor and an ohmic electrode in the source-drain region are formed simultaneously using the same metal.例文帳に追加

ショットキー接合ゲート型の電界効果トランジスタのゲート電極とソース・ドレイン領域のオーミック電極とが同一金属で同時に形成される。 - 特許庁

Hereby, it can eliminate the effect of the junction temperature of the switching element F1, so it can accurately detect the drive current of the inverter circuit 7.例文帳に追加

これにより、スイッチング素子Ｆ１のジャンクション温度による影響を排除できるので、インバータ回路７の駆動電流を正確に検出できる。 - 特許庁

To provide an AlGaN/GaN double hetero junction field effect transistor which suppresses the generation of a leakage current and has excellent pinch-off characteristics.例文帳に追加

リーク電流の発生を抑制し、良好なピンチオフ特性を有するＡｌＧａＮ／ＧａＮダブルへテロ接合電解効果トランジスタを提供する。 - 特許庁

To provide a transverse junction field effect transistor wherein leakage current can be prevented and sufficient voltage-withstanding ability can be achieved.例文帳に追加

漏れ電流の発生を防止すると共に、十分な耐圧を実現することが可能な横型接合型電界効果トランジスタを提供する。 - 特許庁

To provide a semiconductor device having a junction field effect transistor (JFET) with a structure capable of further minimizing a contact structure between a buried gate layer and gate wiring.例文帳に追加

埋込ゲート層とゲート配線とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置を提供する。 - 特許庁

To provide a manufacturing method for a junction gate field effect transistor having a gate electrode which is free of a parasitic capacitance.例文帳に追加

寄生静電容量が形成され難い構成のゲート電極を備えた接合ゲート型電界効果トランジスタの製造方法を提供する。 - 特許庁

To obtain a JFET (Junction Field Effect Transistor) in which breakdown strength performance is enhanced by forming a p-conductivity type semiconductor layer of good crystallinity and high frequency performance is enhanced by lowering resistance.例文帳に追加

良好な結晶性のｐ導電型半導体層を形成することにより、耐圧性能の向上を確保し、かつ低抵抗化を図り高周波性能を向上させたＪＦＥＴ(JunctionField Effect Transistor)を得る。 - 特許庁

A Schottky barrier diode constituting a majority carrier device is connected in parallel with a PN junction capable of being forward-biased so that a minority carrier may not be generated by the PN junction forward-biased, and thereby suppressing the parasitic effect.例文帳に追加

順方向バイアスされる可能性のあるＰＮ接合に並列に多数キャリアデバイスであるショットキーバリアダイオードを接続することで、ＰＮ接合が順バイアスされ少数キャリアが発生しないようにし、寄生効果を抑制する。 - 特許庁

A voltage relative to the second terminal at the junction of the first transistor and the second resistance is set substantially equal to a voltage relative to the second terminal at the junction of the second transistor, the field effect transistor, and the first resistance.例文帳に追加

そして、第１トランジスタと第２抵抗の接続点での第２端子に対する電圧と第２トランジスタと電界効果トランジスタと第１抵抗の接続点での第２端子に対する電圧がほぼ等しく設定されている。 - 特許庁

To provide a lateral junction field effect transistor which has a stable high withstanding voltage and a low on-resistance, and is downsized in its constitution.例文帳に追加

安定した高耐圧、および、低オン低抵抗化を図るとともに、装置構成の小型を可能とする、横型接合型電界効果トランジスタを提供する。 - 特許庁

Thus, the hetero-junction type field effect transistor that has no signal deterioration even in a higher frequency area than theretofore.例文帳に追加

上記構成により、従来になく高い周波数領域においても信号劣化の無い高出力のヘテロ接合型電界効果トランジスタ素子を提供する。 - 特許庁

To provide a junction gate field effect transistor having a reduced parasitic capacitance in a gate electrode and an satisfactory high-frequency characteristic.例文帳に追加

ゲート電極に寄生する寄生静電容量の容量が小さく、良好な高周波特性を示す接合ゲート型電界効果トランジスタを提供する。 - 特許庁

To provide a field effect transistor (FET) employing a conductor-semiconductor junction, which has excellent characteristics, which can be manufactured through an easy process, or which has high integration.例文帳に追加

導体半導体接合を用いて、優れた特性を示す、あるいは、作製の簡単な、あるいは、より集積度の高い電界効果トランジスタを提供する。 - 特許庁

To provide a Metal-Insulator-Semiconductor Field-Effect Transistor (MISFET) using a ferromagnet-based Schottky junction for the source-drain.例文帳に追加

ソース及びドレインに強磁性体によるショットキー接合を用いた金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を提供すること。 - 特許庁

To simultaneously manufacture a vertical bipolar transistor and a junction field-effect transistor without production of non-etched parts, while preventing production of deficiencies in characteristics.例文帳に追加

エッチング残りが生ずることがなく、特性不良の発生を防止でき、縦型バイポ─ラトランジスタおよび接合型電界効果トランジスタを同時に製造する。 - 特許庁

It is characteristic that a part of the junction type field effect transistor and a part of the resetting transistor are made to face each other.例文帳に追加

本発明は、接合型電界効果トランジスタのゲート領域の一部と、リセット用トランジスタのゲートの一部とを互いに対向させたことを特徴とする。 - 特許庁

To provide a tunnel junction magnetoresistance effect element which can satisfactorily cope with a high transfer rate in the read operation of the magnetic information.例文帳に追加

磁気情報の読み取りにあたって十分に転送速度の高速化に対応することができるトンネル接合磁気抵抗効果素子を提供する。 - 特許庁

To provide a junction field effect transistor capable of easily controlling a threshold voltage and capable of easily controlling a saturation current density of a channel.例文帳に追加

閾値電圧を容易に制御することができ、チャネルの飽和電流密度を容易に制御することができる接合型電界効果トランジスタを提供する。 - 特許庁

To provide a JFET (junction field effect transistor) which easily realizes normally off, while securing high conductance and where leakage current is small even at high temperatures, and to provide a method for manufacturing the JFET.例文帳に追加

高コンダクタンスを確保しつつノーマリーオフを容易に実現し、かつ高温でも漏洩電流の少ないＪＦＥＴおよびその製造方法を提供する。 - 特許庁

An AC power supply voltage detection circuit 8 is provided with a junction field effect transistor (JFET) 24a, a comparator 26R, and a signal processing circuit 11.例文帳に追加

交流電源電圧検出回路８は、接合型電界効果トランジスタ（ＪＦＥＴ）２４ａと、比較器２６Ｒと、信号処理回路１１とを備える。 - 特許庁

FERROMAGNETIC TUNNEL JUNCTION ELEMENT SHOWING HIGH RELUCTIVITY UNDER FINITE VOLTAGE AND FERROMAGNETORESISTIVE EFFECT HEAD, MAGNETIC HEAD SLIDER, AND MAGNETIC DISK DEVICE USING THE ELEMENT例文帳に追加

有限電圧下で高磁気抵抗率を示す強磁性トンネル接合素子、および、それを用いた強磁気抵抗効果型ヘッド、磁気ヘッドスライダ、ならびに磁気ディスク装置 - 特許庁

To prevent disconnection and narrowing of a gate electrode regarding a hetero-junction field-effect transistor operated in the regions of microwaves and millimeter waves.例文帳に追加

マイクロ波からミリ波領域で動作するヘテロ接合電界効果トランジスタ関し、ゲート電極の断線と狭小化を防止することを目的とする。 - 特許庁

To provide a hetero junction field-effect transistor having high element breakdown strength and small series resistance in the case of an operation regarding the field-effect transistor used for an oscillator and a power amplifier operated in bands from microwaves to millimeter waves.例文帳に追加

マイクロ波からミリ波領域で動作する発振器やパワーアンプに用いる電界効果トランジスタに関し、高い素子耐圧を有し、かつ、動作時の直列抵抗の小さいヘテロ接合電界効果トランジスタを提供する。 - 特許庁

To manufacture a crystalline thin film semiconductor device having good characteristics by improving the p-n junction, p-i-n junction or crystallinity of a semiconductor film in a channel forming region and minimizing an impurity concentration having an adverse effect on the characteristics.例文帳に追加

ｐ−ｎ接合やｐ−ｉ−ｎ接合またはチャネル形成領域の半導体膜の結晶性を良好にし、特性に悪影響を及ぼす不純物濃度を極力低減して、良好な特性の結晶性薄膜半導体装置を作製する。 - 特許庁

To provide a gate insulating field effect transistor where a source/ drain junction area below a gate electrode is made to be shallow and the resistance of the area is made to be low, and to provide a fine complementary gate insulating field effect transistor whose current is large and whose high speed operation is realized.例文帳に追加

本願発明の第１の課題は、ゲート電極下のソース・ドレイン接合領域の浅接合化と当該領域の低抵抗化とを合わせて実現したゲート絶縁型電界効果型トランジスタを提供することである。 - 特許庁

To provide a method for controlling dispersion of ion implantation and diffusion of dopant in an field effect transistor(FET) with a shallow junction that reduces a short-channel effect, and provide a device in this method.例文帳に追加

短チャンネル効果を軽減するため浅い接合深さを有する電界効果トランジスタ（ＦＥＴ）におけるイオン注入散在およびドーパント拡散を制御する方法およびその方法を使用して製作されるデバイスを提供すること。 - 特許庁

To provide an electronic component-packaging structure and an electronic component-packaging method that secure reliability at a junction section after packaging, and at the same time can obtain sufficient reinforcement effect.例文帳に追加

実装後の接合部の信頼性を確保しながら十分な補強効果を得ることができる電子部品実装構造および電子部品実装方法を提供する。 - 特許庁

The static-induction transistor is a kind of junction-type field-effect transistor which is developed to reduce impurities in a channel, and ensures current-voltage characteristics free from saturated condition.例文帳に追加

接合型電界効果トランジスタの一種で、チャンネル部の不純物を減らし、電流−電圧特性が飽和状態を示さないよう工夫した静電誘導トランジスタ。 - 特許庁

To enhance the quality and the reliability of a magnetic tunnel effect type magnetic head by suppressing the re-deposition of a matter generated by etching onto the side surface part of a magnetic tunnel junction element.例文帳に追加

磁気トンネル接合素子の側面部分に被エッチング物が再付着するのを抑制することにより、品質及び信頼性の大幅な向上を可能とする。 - 特許庁

To provide a MIS field effect transistor including a shallow pn junction while a resistance of source/drain is kept lower and the driving force of the transistor is kept higher, and provide its manufacturing method.例文帳に追加

ソース／ドレインの抵抗を低く、トランジスタの駆動力を高く保ちつつ浅いＰＮ接合を備えるＭＩＳ型電界効果トランジスタ及びその製造方法の提供。 - 特許庁

The vertical JFET 11 (junction field-effect transistor) comprises a semiconductor substrate 12, a first conductive source region 14, a first conductive channel region 16, and a second conductive gate region 18.例文帳に追加

本発明の縦型ＪＦＥＴは、半導体基体、第１導電型のソース領域、第１導電型のチャネル領域と、第２導電型のゲート領域とを備える。 - 特許庁

This junction field effect transistor has a vertical type structure and on/off characteristics of a normally off type and uses silicon carbide as a semiconductor material as the main component.例文帳に追加

この接合型電界効果トランジスタは、縦型構造を有するとともに、ノーマリオフ型のオンオフ特性を有し、主成分の半導体材料として炭化珪素を用いている。 - 特許庁

The AlGaN/GaN double hetero junction field effect transistor 80 includes a GaN buffer layer 92 containing Fe as impurities and an AlGaN first barrier layer 94.例文帳に追加

ＡｌＧａＮ／ＧａＮダブルへテロ接合電界効果トランジスタ８０は、不純物としてＦｅを含むＧａＮバッファ層９２と、ＡｌＧａＮ第１バリア層９４を含む。 - 特許庁

To suppress the short channel effect in forming pocket regions on a semiconductor substrate without increasing the junction capacitance between a source-drain diffusion region and the semiconductor substrate.例文帳に追加

半導体基板にポケット領域を形成する場合に、ソース・ドレイン用拡散領域と半導体基板間の接合容量を増大させることなく、短チャネル効果を抑制する。 - 特許庁

To provide a precast-concrete wall panel facilitating junctions to beams and columns and damaging no construction rationalizing effect by a precasting and a junction method for the precast-concrete wall panel.例文帳に追加

柱梁への接合が容易であって、しかもプレキャスト化による施工合理化効果を損なわないプレキャストコンクリート壁パネルおよびその接合方法を提供する。 - 特許庁

To provide a hetero junction bipolar Gunn effect 4-terminal element wherein a synchronous signal is prevented from being transmitted from an antenna when used as a self-exciting oscillation mixer of a receiver.例文帳に追加

受信機の自励発振ミクサとして用いられる場合に、アンテナから、同期信号が送信されるのを防止できるヘテロ接合バイポーラ型ガン効果四端子素子を提供する。 - 特許庁

This hetero-junction field effect transistor (MISHFET) has a configuration in which a source ohmic electrode 105 and a drain ohmic electrode 106 are formed on an AlGaN barrier layer 104.例文帳に追加

このヘテロ接合電界効果トランジスタ(ＭＩＳＨＦＥＴ)は、ＡｌＧａＮバリア層１０４の上にソースオーミック電極１０５とドレインオーミック電極１０６が形成されている。 - 特許庁

The junction type field effect transistor comes into the working condition by the voltage variation of the gate area and outputs a signal according to the quantity of the signal electric charge from a source.例文帳に追加

接合型電界効果トランジスタは、ゲート領域の電圧変化で動作状態になると共に、信号電荷の量に応じた信号をソースから出力する。 - 特許庁