「junction effect」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a semiconductor device that prevents characteristics, such as impurity concentration of a channel layer and impurity concentration, from varying, when forming a semiconductor layer of a conductive type which is opposite to that of the channel layer as a junction FET, and has a junction field effect transistor that can be manufactured easily.例文帳に追加

チャネル層と反対導電型の半導体層を形成して接合型ＦＥＴとする場合に、チャネル層の不純物濃度などの特性変動を生じさせることなく、かつ、簡単に製造することができる構造の接合型電界効果トランジスタを有する半導体装置を提供する。 - 特許庁

To provide a hetero-junction field effect transistor which is not easily affected by deep impurity levels or the like by forming a hetero-junction FET structure using a two-dimensional electron gas, and preventing an oxygen from being mixed for forming an impurity levels while using a semiconductor having a large Schottky barrier.例文帳に追加

２次元電子ガスを用いるヘテロ接合ＦＥＴ構造とし、ショットキ障壁の大きい半導体を用いながら、不純物準位を作る酸素の混入を防止し、深い不純物準位などの影響を受けにくいヘテロ接合電界効果トランジスタを提供する。 - 特許庁

To suppress an increase in a parasitic resistance in a hetero interface of a field effect transistor having a hetero-junction so as to improve transistor characteristics such as high-frequency characteristics.例文帳に追加

ヘテロ接合を有する電界効果トランジスタにおいて、ヘテロ界面における寄生抵抗の増大を抑制し、それによって高周波特性等のトランジスタ特性を向上させる。 - 特許庁

To prevent the deterioration of a short channel effect caused by secondary channelling form a source-drain region deeply, and to reduce junction leakage, in an MISFET having a thin side wall spacer.例文帳に追加

薄いサイドウォールスペーサを有するＭＩＳＦＥＴにおいて、２次チャネリングによる短チャネル効果の劣化を防止しつつ、ソース・ドレイン領域を深く形成し、接合リーク低減をはかる。 - 特許庁

The n-type diffusion layer 110a is selectively formed just under the p-type diffusion layer 111a as the top gate, and becomes a channel layer of the junction field effect transistor 151.例文帳に追加

トップゲートとなる前記Ｐ型拡散層１１１ａの直下に選択的に形成された前記Ｎ型拡散層１１０ａは接合型電界効果トランジスタ１５１のチャネル層となる。 - 特許庁

To provide a junction field effect transistor suitable for high speed operation in which the parasitic capacity component of a device can be reduced and a current level per unit area can be increased.例文帳に追加

デバイスの寄生容量成分を小さくできるとともに、面積当たりに流せる電流値を増加させることができる、高速動作に適した接合型電界効果トランジスタを提供する。 - 特許庁

To suppress a junction leakage and a contact leakage due to a misalignment while restraining the short channel effect, by reducing the dopant concentration of a substrate in a surface channel type PMOSFET.例文帳に追加

表面チャネル型のＰＭＯＳＦＥＴにおいて、基板不純物濃度を低減して、短チャネル効果を抑制しながら、接合リークや合わせずれに対するコンタクトリークを抑制すること。 - 特許庁

A channel region is located away from a high field drive region to make a low on-resistance and to downsize the lateral junction field effect transistor 100.例文帳に追加

また、チャネル領域が、高電界のドリフト領域から引き離され、低オン低抵抗化を図るとともに、横型接合型電界効果トランジスタ１００の小型化を図ることが可能となる。 - 特許庁

To provide a high-gain junction field effect transistor, whose performance is dispersed less by turning a leakage current Idss between the drain and source of the function FET to a small stable value.例文帳に追加

ジャンクションＦＥＴのドレイン・ソース間リーク電流Ｉdssを小さく安定した値にすることにより、性能のバラツキが小さく、高利得の接合型電界効果トランジスタを提供する。 - 特許庁

To provide an averaging effect same to two-dimensional arrangement of photodiodes while total junction capacity of the plurality of photodiodes is same to one-dimensional arrangement.例文帳に追加

複数のフォトダイオードの接合容量の合計が一次元配置と同様でありながら、フォトダイオードの二次元配置と同様の平均化効果を得ることが可能な光電式エンコーダを提供する。 - 特許庁

To provide a semiconductor device including a hetero junction field effect transistor operating equivalently to a normally-off and having excellent characteristics of an original semiconductor element with high reliability and with a small package size.例文帳に追加

ノーマリオフ型と同等の動作をするヘテロ接合電界効果トランジスタを有し、パッケージのサイズが小型で、信頼性が高く、本来の半導体素子の優れた特性を備えること。 - 特許庁

To contrive to set optimal conditions considering a barrier height of a Schottky metal and practice a device in a vertical-type MOS field-effect transistor comprising a Schottky junction on its reverse face.例文帳に追加

裏面にショットキー接合を備えた縦型ＭＯＳ電界効果トランジスターにおいて、ショットキー金属のバリア高さを考慮した最適条件の設定と、デバイスの実用化を図る。 - 特許庁

To provide a small-sized overcurrent protective device which can protect electronic equipment in quick response to the overcurrent of positive polarity and negative polarity, using a bidirectional normally ON type of junction field effect transistor.例文帳に追加

双方向ノーマリオン型の接合型電界効果トランジスタを用い正極性及び負極性の過電流に即応して電子機器を保護し得る小型の過電流保護装置を提供する。 - 特許庁

To provide a semiconductor device, in which an REP(resistive field plate) effect can be validly used in a junction terminal structure, and a sufficient margin can be obtained for both static breakdown voltage characteristics and dynamic breakdown voltage characteristics.例文帳に追加

接合終端構造において有効にＲＦＰ効果を利用でき、静耐圧特性、動耐圧特性両者に充分なマージンを得る高耐圧型半導体装置を提供する。 - 特許庁

To provide an amplifier device using a junction field-effect transistor in which unintended input of a low frequency signal is prevented and no drain current exceeding the specification values flows.例文帳に追加

意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発生することのない接合形電界トランジスタを用いた増幅回路装置を提供する。 - 特許庁

In a shield magnetoresistive effect element employing a tunnel junction element having a basic structure of free layer/nonmagnetic layer/fixed layer as the magnetoresistive effect element, a longitudinal bias layer coming into contact with the free layer at least partially is provided.例文帳に追加

磁気抵抗効果素子としてフリー層／非磁性層／固定層を基本構成とするトンネル接合素子を用いたシールド型磁気抵抗効果素子において、フリー層の少なくとも一部に接触する縦バイアス層が設けられていることを特徴とする磁気抵抗効果素子。 - 特許庁

To provide an optical element or the like in which boundary blank and abutted junction are reduced between adjacent pixels, an effect of vibration from an external environment is suppressed and a compact integration is available.例文帳に追加

隣接画素との境界空地及び画素間のつなぎ目を少なくすることができると共に、外部環境からの振動の影響を抑制でき、小型集積化が可能となる光学素子等を提供する。 - 特許庁

To provide a desired antiferromagnetic (AFC) material coupling film intensifying antiferromagnetic exchange coupling between two ferromagnetic layers in a magnetoresistance effect reproducing head and a magnetic tunnel junction device.例文帳に追加

磁気抵抗効果再生ヘッドおよび磁気トンネル接合装置において、２層の強磁性層間における反強磁性交換結合を強くする反強磁性結合（ＡＦＣ）材料が望まれている。 - 特許庁

A p-type diffusion layer 111a is formed on a surface part of the n-type epitaxial layer 104 being isolated from the p-type silicon substrate 101 and made a top gate of the junction field effect transistor 151.例文帳に追加

前記Ｐ型シリコン基板１０１から離れて前記Ｎ型エピタキシャル層１０４の表面部分にＰ型拡散層１１１ａを形成し、接合型電界効果トランジスタ１５１のトップゲートとする。 - 特許庁

Between the output point of the constant voltage circuit and a junction of the field effect transistor and the first resistance, a serial body in which a fourth resistance and a second transistor are successively connected from the output point side is provided.例文帳に追加

定電圧回路の出力点と電界効果トランジスタと第１抵抗の接続点の間に、該出力点側から第４抵抗、第２トランジスタが順次接続された直列体を備える。 - 特許庁

To provide an animal model in which the Botulinus toxin activity, that is, the acetylcholine release inhibitory effect in the neuromuscular junction, not the protein or antibody of the Botulinus toxin, is directly detected.例文帳に追加

ボツリヌス毒素の蛋白質や抗体等ではなく、ボツリヌス毒素活性、すなわち神経筋接合部におけるアセチルコリン放出抑制作用を直接検出することのできる動物モデルを提供する。 - 特許庁

To provide a lead-acid battery which is prevented from being broken by preventing invasion of discharge spark due to static electricity into the inside of the battery and inflammation to gas staying inside of the battery, and which prevents an adverse effect of liquid junction from occurring.例文帳に追加

静電気による放電火花が電池内部に侵入して、電池内部の滞留ガスに引火破損することを防止し、かつ液絡の弊害が発生しない鉛蓄電池を提供すること。 - 特許庁

Thus, a formwork for molding this swing separatory shelf 24 can be miniaturized and made lighter while suppressing cost increase, and the mechanical strength of the junction between both the shelf parts 24a and 24b can be increased to effect a robust construction.例文帳に追加

揺動選別棚成形用の型材を小型化し、型費を押さえながら揺動選別棚の軽量化を図り、また、両棚部の結合部の強度をアップし強固な構成とすることができる。 - 特許庁

To provide an insulated-gate field effect transistor equipped with extensions which are provided with pn junctions stable and sharp in shapes, and where practical junction depths can be made small enough with high accuracy to the surface of a substrate where channels are formed.例文帳に追加

エクステンション部に関し、その形状が安定で急峻なＰＮ接合を有し、かつ、チャネルが形成される基板面に対して実効的な接合深さを精度よく十分に小さくする。 - 特許庁

To provide an amorphous-crystalline junction type thin-film solar cell in which the defective density in the crystalline semiconductor layer is reduced while the light confinement effect is sufficiently provided by a rough texture structure.例文帳に追加

結晶質半導体層中の欠陥密度が低減され、かつ凹凸テクスチャー構造による光閉込効果が十分に得られるアモルファス−結晶質接合型薄膜太陽電池を提供する。 - 特許庁

To provide an amorphous-crystalline junction thin film solar cell in which defect density is reduced in the crystalline semiconductor layer, and sufficient light confinement effect can be attained by a texture structure of protrusions and recesses.例文帳に追加

結晶質半導体層中の欠陥密度が低減され、かつ凹凸テクスチャー構造による光閉込効果が十分に得られるアモルファス−結晶質接合型薄膜太陽電池を提供する。 - 特許庁

To provide an SJ (super junction) device and its manufacturing method in which the SJ device having a column region in the lower region of the base region of a vertical type MOSFET (metal oxide semiconductor field effect transistor) can be manufactured easily.例文帳に追加

縦型ＭＯＳＦＥＴのベース領域の下部領域にコラム領域を備えるＳＪデバイスを容易に製造することを可能にしたＳＪデバイス及びその製造方法を提供する。 - 特許庁

In a junction process, a silicon substrate (semiconductor substrate) 20 on which a plurality of detection parts 4a in which a plurality of strain gauges having a piezoresistance effect in its thin diaphragm part are provided to form a bridge circuit is provided on a glass substrate 21 and put the silicon substrate 20 and the glass substrate 21 together by an anodic junction method.例文帳に追加

接合工程は、薄肉のダイアフラム部にピエゾ抵抗効果を有する複数の歪みゲージをブリッジ回路状に形成してなる検出部４ａを複数備えるシリコン基板（半導体基板）２０をガラス基板２１上に配設し、シリコン基板２１及びガラス基板２１を陽極接合法によって接合する。 - 特許庁

When a magnetic tunnel effect type magnetic head 20 having a magnetic tunnel junction element 33 disposed between a pair of magnetic shield layers 25 and 27 via a gap layer is manufactured, a surface to be the medium-facing surface of the magnetic tunnel junction element is subjected to etching machining after polishing machining.例文帳に追加

一対の磁気シールド層２５，２７の間にギャップ層を介して磁気トンネル接合素子３３が配されてなる磁気トンネル効果型磁気ヘッド２０を製造する際に、磁気トンネル接合素子の媒体対向面となる面に対して研磨加工を施した後に、当該媒体対向面となる面に対してエッチング加工を施す。 - 特許庁

In the junction field effect transistor 1; a p-type lower epitaxial layer 3, an n-type epitaxial layer 4, and a p-type upper epitaxial layer 5 are stacked on a semiconductor substrate 2 in this order from the side of the semiconductor substrate 2.例文帳に追加

接合型電界効果トランジスタ１では、半導体基板２上に、ｐ型下エピタキシャル層３、ｎ型エピタキシャル層４およびｐ型上エピタキシャル層５が、半導体基板２側からこの順に積層されている。 - 特許庁

The junction field effect transistor has a vertical structure and normally-off type on/off characteristics wherein a semiconductor substrate 1, a channel layer 3 and a source diffusion layer 9 are mainly composed of SiC.例文帳に追加

この接合型電界効果トランジスタは、縦型構造を有するとともに、ノーマリオフ型のオンオフ特性を有し、半導体基板１、チャネル層３およびソース拡散層９がＳｉｃを主成分として形成されている。 - 特許庁

To provide an electric junction box that effectively reduces the effect of heat generated by the relay on other electric components and improves reliability through a simple structure wherein the installed state of the relay is changed.例文帳に追加

リレーの取付け状態を変更するという簡単な構成で、このリレーの発熱が他の電子部品に影響することを効果的に低減して信頼性を向上できるようにした電気接続箱を提供する。 - 特許庁

In a silicon-based power semiconductor device having a super junction structure where an N-type column and a P-type column are repeated alternately, an element having a boron diffusion-suppressing effect is added to the P-type column.例文帳に追加

本願発明は、Ｎ型カラムとＰ型カラムが交互に繰り返されるスーパジャンクション構造を有するシリコン系パワー半導体装置において、前記Ｐ型カラムには、ボロン拡散抑制効果を有する元素が添加されている。 - 特許庁

A junction field effect transistor 20 comprises an n-type semiconductor layer 1 including a channel region, a buffer layer 3 formed on the channel region, and p^+ regions 4a and 4b formed on the buffer layer 3.例文帳に追加

接合型電界効果トランジスタ２０は、チャネル領域を有するｎ型の半導体層１と、チャネル領域の上に形成された緩衝層３と、緩衝層３の上に形成されたｐ^+領域４ａ，４ｂとを備えている。 - 特許庁

To provide a method for manufacturing a semiconductor device having a junction field-effect transistor which can be manufactured by reducing the parasitic capacitance between the electrode and the substrate without forming a void or crack at the electrode section.例文帳に追加

電極部分にボイドやクラックを形成することなく、電極と基板間の寄生容量を低減して製造可能な接合電界効果トランジスタなどを有する半導体装置の製造方法を提供する。 - 特許庁

The vertical junction field effect transistor 1a includes an n+-type drain semiconductor part 2, an n-type drift semiconductor part 3, a p+-type gate semiconductor part 4, an n-type channel semiconductor part 5, and an n+-type source semiconductor part 7.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７とを備える。 - 特許庁

This is because holes generated due to an inter-band tunnel effect are attracted to the word gate by negative potential on the junction end portion of a right diffusion region 42 and further accumulated under a target control gate 62.例文帳に追加

これは、右側の拡散領域４２の接合端部でバンド間トンネル効果により発生するホールが負の電位によってワードゲートの方に引き寄せられ、目標制御ゲート６２の下に更に蓄積されるからである。 - 特許庁

To ease realization of mass production by clarifying the effect of parameters of a super-junction semiconductor device having a drift layer comprising parallel pn layers which depletes in OFF state while conducting current in ON state.例文帳に追加

オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト層を備えた超接合半導体素子において、パラメータの影響を明らかにし、量産化を容易にする。 - 特許庁

Then, only a carrier generated in the depletion layer and receiving an effect of acceleration by the electric field of the depletion layer is effectively accelerated in the direction of the PN junction 23, so a decrease in response can be prevented.例文帳に追加

したがって、上記空乏層内で発生して空乏層の電界による加速が寄与されるキャリヤのみをＰＮ接合２３の方向に効果的に加速することができ、応答速度の低下を防止できる。 - 特許庁

To provide a semiconductor device, together with its manufacturing method, where the junction capacity in a drain region is reduced, while a floating effect of a substrate is suppressed, and a heat generated at a channel part tends to be radiated to a substrate side.例文帳に追加

ドレイン領域のジャンクション容量を低減できると共に、基板浮遊効果を抑制でき、チャネル部で発生する熱を基板側に放熱しやすい半導体装置及びその製造方法を提供する。 - 特許庁

To obtain a superconducting detector in which an external magnetic field used for restraining a Josephson current of a sensor superconducting tunnel junction(STJ) device is positioned accurately, so as not to have magnetically adverse effect to other STJ device integrated circuits such as a superconducting quantum interference device(SQUID) and the like.例文帳に追加

センサ用超伝導トンネル接合（STJ）素子のジョセフソン電流を抑制するための外部磁場を正確に位置付けし、超伝導量子干渉素子（SQUID）等他のSTJ素子集積回路に磁気的悪影響を与えない。 - 特許庁

When the organic field effect transistor is turned OFF, a reverse bias is applied to a pn junction interface between the n-type organic semiconductor film 3_1n and the p-type organic semiconductor film 3_2p to widen a depletion layer, so that a leakage current can be more reduced than usual.例文帳に追加

オフ時にはｐ形有機半導体膜３_２ｐとｎ形有機半導体膜３_１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、従来に比べて漏れ電流を低減できる。 - 特許庁

To fabricate a high quality J-FET element by a simple manufacturing process by forming an N-channel type J-FET(junction field effect transistor) element in a P-well region, having each region of an NPN transistor for common use.例文帳に追加

Ｐウェル領域内にＮチャネル型のＪ−ＦＥＴ素子を形成し、且つＮＰＮトランジスタの各領域を共用して形成することにより、高性能のＪ−ＦＥＴ素子を簡素な製造工程で形成すること。 - 特許庁

This GaN hetero-junction field effect transistor is provided with an Al_XGa_1-XN first graded layer 104 and an Al_XGa_1-XN second graded layer 105 which are successively formed on a channel layer 103.例文帳に追加

このＧａＮヘテロ接合電界効果トランジスタは、チャネル層１０３上に順次形成されたＡｌ_ＸＧａ_１−ＸＮ第１グレーデッド層１０４とＡｌ_ＸＧａ_１−ＸＮ第２グレーデッド層１０５を備えた。 - 特許庁

An electric field is applied to the resonance cavity (5) in order to vary the Q value of the resonator cavity (5), that is, to vary the transmission characteristics by an MOS effect or by the changes in the width of the depletion region in a p-n junction.例文帳に追加

共振キャビティ(５)のＱ値、したがって伝送特性、をＭＯＳ効果によるかまたはｐ−ｎ接合の空乏領域の幅の変化によって変えるため、共振キャビティ(５)に電場が印加される。 - 特許庁