「junction effect」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To achieve a semiconductor device with improved device characteristics by extremely easily forming (at least either of) a source/a drain at a shallow junction depth without using ion implantation, and inhibiting the generation of short-channel effect when making fin an element by reducing a gate length in a semiconductor device using a compound semiconductor.例文帳に追加

化合物半導体を用いた半導体装置において、イオン注入を用いることなく極めて容易にソース／ドレイン（の少なくとも一方）を浅い接合深さに形成し、ゲート長を短縮して素子の微細化を図る際にショートチャネル効果の発生を抑止するデバイス特性に優れた半導体装置を実現する。 - 特許庁

In the GaN group semiconductor device with a current breaker, a hetero electric field junction transistor 10A and a polymer switch 10B which are GaN group semiconductor materials are formed on the same substrate and the polymer switch 10B having a recovery function is connected to the hetero electric field effect transistor 10A in series.例文帳に追加

同一基板上に、ＧａＮ系半導体材料をヘテロ電界接合トランジスタ１０Ａとポリマスイッチ１０Ｂとが形成されており、回復機能を有するポリマスイッチ１０Ｂが、ヘテロ電界効果トランジスタ１０Ａと直列に接続されていることを特徴とする、電流遮断器付きＧａＮ系半導体装置。 - 特許庁

The junction type field effect transistor formed on a semiconductor substrate 100 is constituted with inclusion of a source region 101, a drain region 102, a channel region 103 formed between the source region 101 and the drain region 102, and a gate region 107 formed under at least the channel region 103.例文帳に追加

半導体基板１００に形成された接合形電界効果トランジスタは、ソース領域１０１と、ドレイン領域１０２と、ソース領域１０１とドレイン領域１０２との間に形成されたチャネル領域１０３と、少なくともチャネル領域１０３の下に形成されたゲート領域１０７とを含で構成される。 - 特許庁

To provide a mounting method and a mounting device which develop fully high washing effect by adding another factor in washing, even if the strength of energetic wave or energetic particle is lowered for preventing generation of charge-up damage and can thereby carry out alignment and junction at a room temperature or a low temperature close to it, thus realizing both improvement of washing effect and highly precise mounting.例文帳に追加

チャージアップダメージの発生を防止するためにエネルギー波もしくはエネルギー粒子の強度を下げる場合にあっても、洗浄時に別の要素を加えることによって十分に高い洗浄効果を発現させ、それによって常温あるいはそれに近い低温にてアライメントや接合を行うことができる、洗浄効果の向上と高精度の実装との両方を達成可能とした、実装方法および実装装置を提供する。 - 特許庁

A control suspension/resumption instruction part 15 decides the possibility/impossibility of the cooperation travel control when the road attribute information (such as a junction of three roads) having possibility that the cooperation travel control becomes impossible is acquired, instructs the cooperation travel controller 21 about suspension of the control when it is impossible, and notifies a driver of this effect by an alarm device 222.例文帳に追加

また、制御中断・再開指示部１５は、協調走行制御が不可となる可能性がある道路属性情報（三差路など）が取得されたときには、協調走行制御の可・不可を判定し、不可であったときには、協調走行制御装置２１に対して制御の中断を指示し、警報装置２２２によりその旨をドライバに通知する。 - 特許庁

The thermoelectric module has: a plurality of semiconductor elements 4 having the same conductivity type and thermoelectric effect; high resistance layers 6 each integrally formed on a junction portion between adjacent semiconductor elements 4; and conductor layers 8 formed integrally in the inside of the high resistance layers 6 and electrically connecting a first end and a second end of the adjacent semiconductor layers 4.例文帳に追加

同じ導電型で熱電効果を持つ複数の半導体素子４と、隣接する半導体素子４の接合部に一体的に形成してある高抵抗層６と、高抵抗層６の内部に一体的に形成され、隣接する半導体素子４の第１端部と第２端部とをそれぞれ電気的に接続する導体層８と、を有する熱電モジュールである。 - 特許庁

In the hetero-junction field effect transistor element 100, a distance between an intersection A 110 of primary gate wiring 105 and secondary wiring 106 and an intersection B 116 of a gate electrode 102a as one end in a plurality of gate electrodes 102 and the primary gate wiring 105 is set at 10 μm or less.例文帳に追加

ヘテロ接合型電界効果トランジスタ素子１００において、第１次ゲート配線１０５と第２次ゲート配線１０６の交点Ａ：１１０と、複数のゲート電極１０２において一方の端をなすゲート電極１０２aと第１次ゲート配線１０５との交点Ｂ：１１６の間の距離は１０μｍ以下となるよう配置されている。 - 特許庁

The magnetoresistance effect element 10 is manufactured by the method including a ferromagnetic layer formation process for forming a layer made of a ferromagnetic material on a substrate 14, and a patterning process for patterning the formed layer to set the maximum length of the nano-junction 12 for connecting the ferromagnetic layers 11, 13 to the Fermi length or smaller of the ferromagnetic material.例文帳に追加

こうした磁気抵抗効果素子１０は、基板１４上に強磁性材料からなる層を形成する強磁性層形成工程と、形成された層をパターニングして、前記２つの強磁性層１１，１３を連結するナノ接合部１２の最大長さを前記強磁性材料のフェルミ長以下にするパターニング工程とを有する方法により製造される。 - 特許庁

The junction type field effect transistor comprises a p-type semiconductor film 2 formed on the front side of an n-type semiconductor C substrate 1, an n-type semiconductor film 3 involving a channel region 4 formed thereon, source and drain regions 5, 6 formed at both sides of the channel region on the semiconductor film 3, and a gate electrode 13 in contact with the n-type semiconductor substrate.例文帳に追加

ｎ型半導体Ｃ基板１の表（おもて）面に成膜されたｐ型半導体膜２と、その上に形成されたチャネル領域４を含むｎ型半導体膜３と、ｎ型半導体膜の上であって、チャネル領域の両側に形成されたソース、ドレイン領域５,６と、ｎ型半導体基板に接して設けられたゲート電極１３とを備える。 - 特許庁

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer, and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer, when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer; and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

The thermoelectric module has: a plurality of semiconductor elements 4 having the same conductivity type and thermoelectric effect; high resistance layers 6 each integrally formed on a junction portion between adjacent semiconductor elements 4; and conductor layers 8 formed integrally in the inside of the high resistance layers 6 and electrically connecting a first 4a end to a second end 4b of the adjacent semiconductor layers 4.例文帳に追加

熱電モジュールが、同じ導電型で熱電効果を持つ複数の半導体素子４と、隣接する半導体素子４の接合部に一体的に形成してある高抵抗層６と、高抵抗層６の内部に一体的に形成され、隣接する半導体素子４の第１端部４ａと第２端部４ｂとをそれぞれ電気的に接続する導体層８と、を有する。 - 特許庁

To provide a semiconductor epitaxial wafer for realizing improved characteristics by preventing a highly conductive part (conductive layer) from being formed in a buffer layer due to the mixture of conductive impurities in the epitaxial layer, when manufacturing an electronic device, such as a field effect transistor and a hetero junction bipolar transistor including a high electron mobility transistor, on the semiconductor epitaxial wafer.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

The hetero junction field effect transistor includes: a nitride semiconductor layer including a barrier layer 40 and a cap layer 50 formed on the barrier layer 40; a gate electrode 90 provided on the nitride semiconductor layer so that a lower part of the gate electrode 90 is embedded in the nitride semiconductor layer; and a surface protection film 100 formed on the nitride semiconductor layer and made of an insulation film that does not contain Si.例文帳に追加

本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 - 特許庁

The bias circuit for use with a receiving amplifier is so constructed that a resistor is connected in series between a drain electrode of a field effect transistor and a drain bias terminal, at least two resistors are connected in series between the drain electrode and a gate bias terminal, and a junction connecting two of the two or more series-connected resistors is connected to a gate electrode.例文帳に追加

バイアス回路は、受信用増幅器に用いられるバイアス回路であって、電界効果型トランジスタのドレイン電極とドレインバイアス端子の間に抵抗が直列に接続され、上記ドレイン電極とゲートバイアス端子の間に少なくとも２個以上の抵抗が直列に接続され、上記直列接続された２個以上の抵抗のうち２個の抵抗が接続される接続点を上記ゲート電極に接続する。 - 特許庁