「junction effect」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To improve heat shielding effect between a power circuit and a control circuit which are mounted on a circuit board incorporated in the case of an electrical junction box while the power circuit and the control circuit are mounted on the same circuit board.例文帳に追加

ケースに、パワー回路部と制御回路部を有する回路基板が組み込まれた電気接続箱において、パワー回路部と制御回路部を別基板にすることなく、パワー回路部と制御回路部間の遮熱効果を高める。 - 特許庁

The hetero-junction field effect transistor (FET) is formed of a nitride semiconductor and is provided with a channel layer 30 and a barrier layer 50 formed on the channel layer 30 via a spacer layer 40.例文帳に追加

本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０とを備える。 - 特許庁

An injection step using high energy and a small amount of dose is added, thus providing the method for manufacturing the field effect transistor, where the capacity at a p-n junction part between a source and/or the drain and the substrate is reduced.例文帳に追加

高いエネルギー及びわずかなドーズ量を用いた注入ステップを追加することによって、ソース及び／又はドレインと基板との間のｐｎ接合部容量が減少した電界効果トランジスタの製造方法を提供する。 - 特許庁

A layer structure incorporated in the magnetoresistance effect reproducing head and the magnetic tunnel junction device has a ferromagnetic structure of two ferromagnetic layers which are antiferromagnetically coupled against an improved antiferromagnetic coupled (AFC) film.例文帳に追加

磁気抵抗効果再生ヘッドおよび磁気トンネル接合装置に組み込まれる積層構造は、改良された反強磁性結合(ＡＦＣ)膜に対して反強磁性的に結合された２層の強磁性層の強磁性構造を有する。 - 特許庁

To provide low speed, high pressure casting equipment capable of allowing expectation of a secure and effective molten metal extruding effect with no fear, at the time of applying pressure, of leaking of the molten metal from the junction between the sprue part of a metal mold and a sleeve.例文帳に追加

加圧子による確実且つ効果的な押し湯効果を期待することが出来ると共に、加圧時に、溶湯が金型の湯口部とスリーブとの接合部分から漏れ出すような惧れがない低速高圧鋳造装置を提供すること。 - 特許庁

The hetero-junction field effect transistor (FET) is formed of a nitride semiconductor provided with including a channel layer 30 and a barrier layer 50 formed on the channel layer 30 via a spacer layer 40.例文帳に追加

本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０を備える。 - 特許庁

To prevent a deterioration of a metal and a metal oxide of a gate electrode or a gate insulating film due to a high temperature process, in manufacturing a field effect transistor (Schottky barrier MOSFET) utilizing a Schottky tunnel junction useful for an ULSI.例文帳に追加

ULSIに有用なショットキー・トンネル接合を利用した電界効果型トランジスタ（ショットキー障壁型MOS FET ）の製造において、ゲート電極やゲート絶縁膜の金属及び金属酸化物が高温プロセスにより劣化するのを防止する。 - 特許庁

To provide a manufacturing method of a field-effect transistor which has a hetero-junction structure capable of increasing the breakdown voltage without degrading its characteristics, although it is the structure having a narrow gate recess which can reduce the series resistance.例文帳に追加

直列抵抗を小さくすることが可能な狭いゲートリセスを有する構造でありながら、その特性を犠牲にせずに、耐圧を高めることが可能である、ヘテロ接合構造の電界効果トランジスタを製造できる方法を提供する。 - 特許庁

To provide a magnetic tunnel junction structure having a double magnetic anisotropy free layer capable of independently optimizing the effect of increasing a reproduced signal value and reducing a critical current value required for switching by constituting a free magnetic layer constituting the magnetic tunnel junction structure with at least two magnetic thin films having different magnetic anisotropic directions and sizes.例文帳に追加

磁気トンネル接合構造を構成する自由磁性層を、磁気異方性の方向及び大きさが異なる少なくとも２つの磁性薄膜で構成することにより、再生信号値の増大及びスイッチングに必要な臨界電流値の低減効果を独立して最適化することのできる、二重磁気異方性自由層を有する磁気トンネル接合構造を提供する。 - 特許庁

To provide a method of manufacturing a catalytic electrode having an effect of improving in an output when applied to a solid polymer electrolyte fuel cell, etc., and to provide a method of manufacturing a membrane electrode junction (MEA) and a method of manufacturing an electrochemical device.例文帳に追加

固体高分子電解質型燃料電池などに応用した場合に出力向上に効果のある触媒電極の製造方法、膜電極接合体（ＭＥＡ）の製造方法、及び電気化学デバイスの製造方法を提供すること。 - 特許庁

To provide a structure for a magnetoresistive effect head for manufacturing ferromagnetic tunnel junction elements or magnetoresistive elements to be used in a CPP mode by mechanical polishing alone while assuring working quality and working accuracy and a method for manufacturing the same.例文帳に追加

強磁性トンネル接合素子或いはＣＰＰモードで使用する磁気抵抗素子を加工品質及び加工精度を確保し機械研磨のみで製造するための磁気抵抗効果ヘッド構造及びその製造方法を提供することにある。 - 特許庁

To provide a bathroom unit being easy to install and having a high watertight effect by making it easy to adjust the level of leg parts supporting a bathtub, and minimizing the area of junction between split parts where a bathtub side watertight pan and a washing space side watertight pan are combined.例文帳に追加

浴槽を支える脚部のレベル調整を容易にし、又、浴槽側防水パンと洗い場側防水パンを組み合わせる分割部分の接合面積を最小限にすることで、設置がし易く防水効果の高い浴室ユニットを提供すること。 - 特許庁

An electromagnetic junction effect occurs between the omnidirectional chip antenna 120 and the L-shaped grounding surface 110, thus reinforcing the strength of a circular polarization signal for receiving global positioning, and improving precision in positioning by the omnidirectional chip antenna 120.例文帳に追加

無指向性チップアンテナ１２０とＬ形接地面１１０との間に電磁接合効果が生じるため、全地球測位を受信する円偏波信号の強度を増強し、無指向性チップアンテナ１２０による測位の正確度を高めることが可能である。 - 特許庁

To provide a method of generating an equivalent circuit model of a hetero-junction field effect transistor, the circuit model having parameters provided with a physical meaning, easily fed back for extraction of initial values and for device development, and accurately expressing electric characteristics, and also to provide a circuit simulator therefor.例文帳に追加

パラメータが物理的な意味をもち、容易に初期値の抽出やデバイス開発へのフィードバックが可能で、電気特性を精度良く表現できるヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータを提供する。 - 特許庁

This unit pixel has the photodetector for generating a signal charge according to an incident light, and a JFET (junction field effect transistor) which captures the signal charge generated by the photodetector and outputs a pixel signal according to the signal charge.例文帳に追加

この単位画素は、入射光に応じて信号電荷を生成する受光素子と、受光素子で生成された信号電荷を取り込み、信号電荷に応じた画素信号を出力するＪＦＥＴ（接合型電界効果トランジスタ）とを備える。 - 特許庁

This causes a depletion layer at a PN junction between p^+-type deep layer 9 and an n^-type drift layer 2 to greatly extend toward the n^-type drift layer 2, which makes it difficult for a high voltage generated as a result of the effect of a drain voltage to enter a gate oxide film 6.例文帳に追加

これにより、ｐ^+型ディープ層９とｎ^-型ドリフト層２とのＰＮ接合部での空乏層がｎ^-型ドリフト層２側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜６に入り込み難くなる。 - 特許庁

To provide a gallium nitride system hetero-junction field effect transistor in which the structure of a barrier is improved, gate currents are reduced, mobility is improved, and transistor performance is improved, and to provide a method for manufacturing it.例文帳に追加

窒化ガリウム系へテロ接合電界効果型トランジスタにおいて、バリアーの構造を改善し、ゲート電流を低減して、移動度を高め、トランジスタ性能の向上を図った構造のヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。 - 特許庁

A target charge voltage Vc of a back electrode plate suited to obtain a predetermined target sensitivity is preset in accordance with a drain saturation current IDSS of a junction field effect transistor and a lowest resonant frequency F0 of a vibrating film.例文帳に追加

所定の目標感度を得るのに適した背面電極板の目標チャージ電圧Ｖｃを、接合型電界効果トランジスタのドレイン飽和電流ＩＤＳＳおよび振動膜の最低共振周波数Ｆ０に応じて予め設定しておく。 - 特許庁

A magnetoresistance tunnel junction element, wherein represented by a chemical equation (RxA1-x)m+1MnmO3m+1, a barrier layer 13 of the oxide of at least one kind of element selected from among Bi, Tl, and Pb is jointed to a perovskite type composite oxide 12 and 14 which has magnetoresistance effect provides a magnetoresistance tunnel effect via the barrier layer 13.例文帳に追加

化学式（Ｒ_xＡ_1-x)_m+1Ｍｎ_mＯ_3m+1により表示され、磁気抵抗効果を有するペロブスカイト型複合酸化物１２、１４に、Ｂｉ、ＴｌおよびＰｂから選ばれる少なくとも一種の元素の酸化物からなるバリア層１３を接合した磁気抵抗トンネル接合素子として、このバリア層１３を介して磁気抵抗トンネル効果を得る。 - 特許庁

The field effect transistor has a hetero-junction structure of a channel layer and a barrier layer made of nitride semiconductor, wherein a p-type InGaN layer is stacked on the barrier layer in a gate area.例文帳に追加

窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された層構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。 - 特許庁

Loops of magnetic flux transfer devices 101 comprising superconductors are joined to each other at a Josephson junction field effect transistor (JOFET) 102 which uses a carbon nanotube 110 as an antenna to turn on/off a supercurrent flowing to the magnetic flux transfer device 101.例文帳に追加

超伝導体から構成された磁束転送器１０１のループを、カーボンナノチューブ１１０をチャネルとしたジョセフソン接合電界効果トランジスタ（ＪＯＦＥＴ）１０２で接合し、磁束転送器１０１に流れる超伝導電流を、ＪＯＦＥＴ１０２でオンオフする。 - 特許庁

To realize a semiconductor light receiving element having a high response rate and a high photoelectric conversion efficiency owing to multiple reflection effect of light by decreasing the pin junction area sufficiently and forming a p-side electrode stably.例文帳に追加

半導体受光素子に関し、ｐｉｎ接合面積を充分に小さくして、且つ、ｐ側電極を安定に形成することができるようにして、応答速度が速く、また、光の多重反射効果に依る高い光電変換効率をもつ受光素子を実現しようとする。 - 特許庁

The drain saturation current IDSS of the junction field effect transistor and the lowest resonant frequency F0 of the vibrating film are then actually measured and polarizing processing is applied to the back electrode plate with the target charge voltage Vc corresponding to these two measured values.例文帳に追加

そして、接合型電界効果トランジスタのドレイン飽和電流ＩＤＳＳおよび振動膜の最低共振周波数Ｆ０を実測して、これら２つの実測値に対応する目標チャージ電圧Ｖｃで背面電極板に対する分極処理を行う。 - 特許庁

To provide a semiconductor device and its manufacturing method capable of preventing a junction leakage without requiring precise film thickness control, and of forming a metal silicide layer having a thickness required for making a more effective MIS type field effect transistor low resistance.例文帳に追加

緻密な膜厚制御を必要とすることなくジャンクション・リークを防ぐことができ、より実効的なＭＩＳ型電界効果トランジスタの低抵抗化に必要な厚さの金属シリサイド層が形成可能な半導体装置及びその製造方法を提供する。 - 特許庁

A control electrode 40 of the MOS type field effect transistor includes first conductive type electrode portions 42, 45 and 48, a second conductive type electrode portion 46, and a pn junction 49 between the first conductive type electrode portions and the second conductive type electrode portion.例文帳に追加

ＭＯＳ型電界効果トランジスタの制御電極４０は、第１導電型の電極部４２、４５及び４８と、第２導電型の電極部４６と、第１導電型の電極部及び第２導電型の電極部の間にｐｎ接合４９とを有している。 - 特許庁

To provide a junction field-effect transistor and a manufacturing method thereof, that can achieve low on-resistance, high maximum drain current, lineality with high transmitting gain, and a shorter gate, without the need for two kinds of positive and negative power sources.例文帳に追加

正と負の２種類の電源を用いないでも、低いオン抵抗、高い最大ドレイン電流および伝達利得の高いリニアリティを得ることができ、しかも短ゲート長化を図ることができる接合型電界効果トランジスタおよびその製造方法を提供する。 - 特許庁

To provide an apparatus and method for driving a junction type field effect transistor (JFET) for suppressing heat generation of the JFET by temporary overcurrent and detecting the overheat state of the JFET in a simple configuration.例文帳に追加

簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱状態を検知することができる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。 - 特許庁

To provide a transistor and its manufacturing method which prevents a leakage current of the source/drain in the LOCOS or shallow trench isolation(STI) process, improves the refresh characteristics of DRAM to avoid damaging a gate oxide film, and reduces the reverse narrow width effect, junction L/C and GOI to improve the characteristics of the transistor, thereby improving the characteristics and the yield of the element.例文帳に追加

ロコス（LOCOS）工程やエス・ティー・アイ（Shallow Trench Isolation：STI）工程時にソース／ドレインの漏洩電流（leakage current）発生を防ぎ、DRAMのリフレッシュ（Refresh）特性を向上させてゲート酸化膜の損傷を防ぎ、逆狭小幅効果（reverse narrow width effect）、接合Ｌ／Ｃ及びGOIを減少させてトランジスタの特性を向上させるため、素子の特性及び収率を向上させることが可能な、トランジスタ及びその製造方法を提供する。 - 特許庁

In the high-frequency module, a channel layer for running a channel has a hetero junction made of at least two types of hetero materials, and an MMIC having a field effect transistor where the height of the potential barrier of the interface of the hetero material is less than 0.22 eV is mounted.例文帳に追加

本願発明は、キャリアを走行させるチャネル層が２種類以上の異種材料のヘテロ接合を有して構成され、かつ、該異種材料の界面のポテンシャル障壁の高さが、０.２２ｅＶ未満である電界効果トランジスタを有するＭＭＩＣを搭載した高周波用モジュールである。 - 特許庁

To provide a semiconductor device which can easily obtain superior characteristics by preventing the threshold deterioration caused by the short channel effect by preventing the concentration variation of an impurity near the joint surface of a p-n junction and a method for manufacturing the device.例文帳に追加

ｐｎ接合における接合面近傍において不純物濃度が変化することを防止することができ、これにより、短チャネル効果によるしきい値の低下を防止して良好な特性を容易に得ることができる半導体装置及びその製造方法を提供する。 - 特許庁

The junction gate field effect transistor comprises n-type source impurity region 3 and drain impurity region 4 connected with the opposite sides of an n-type channel forming impurity region 2, and p-type gate impurity region 6 and gate electrode 9 formed in the surface side region in the channel forming impurity region 2.例文帳に追加

たとえばｎ型のチャネル形成不純物領域２の一方と他方に接続したｎ型のソース不純物領域３とドレイン不純物領域４、チャネル形成不純物領域２内の表面側領域に形成されたｐ型のゲート不純物領域６およびゲート電極９を有する。 - 特許庁

A hetero-junction field-effect semiconductor device includes an electron transit layer 4, an electron supply layer 5, a source electrode 6, a drain electrode 7, a gate electrode 8, a first insulating film 9 made of silicon oxide, and a second insulating film 10 made of silicon nitride.例文帳に追加

本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層４と、電子供給層５と、ソース電極６と、ドレイン電極７と、ゲート電極８と、シリコン酸化物から成る第１の絶縁膜９と、シリコン窒化物から成る第２の絶縁膜１０とを有している。 - 特許庁

Since a region, doped very lightly and emitting light at a p-n junction through quantum restraint effect, is provided and a structure resonating only with light in a specified wavelength band is added, superior efficiency is attained, while significantly enhancing wavelength selectivity.例文帳に追加

これにより、極端に浅くドーピングされてそのｐ−ｎ接合部位で量子拘束効果により発光を起こるドーピング領域を備え、特定波長帯域の光のみを共振させる共振器構造が付加されているので、効率に優れ、かつ波長選択性が大きく向上される。 - 特許庁

The method also comprises the step of manufacturing the magnetoresistance effect element having the ferromagnetic tunnel junction of the constitution in which the oxide layer 106 of the second stage is interposed between the first ferromagnetic layer 103 and the second ferromagnetic layer 107.例文帳に追加

その絶縁層上に第２の強磁性体層（フリー層）１０７を作製することで、第１の強磁性体層１０３と第２の強磁性体層１０７で第２段階の酸化物層１０６を挟んだ構成の強磁性トンネル接合を有する磁気抵抗効果素子を製造する。 - 特許庁

A p-type gate region 3 is provided on the surface of an n-type semiconductor layer 2, n-type drain region 4 and source region 5 are respectively provided on the surface of the n-type semiconductor layer holding the gate region 3 there between, and thus the junction field effect transistor is formed.例文帳に追加

ｎ形半導体層２の表面にｐ形のゲート領域３が設けられ、そのゲート領域３を挟んでｎ形半導体層２の表面にｎ形のドレイン領域４およびソース領域５がそれぞれ設けられることにより接合型電界効果トランジスタが形成されている。 - 特許庁

To provide a MOS transistor and a method of manufacturing it, where a substrate bias effect peculiar to an SOI substrate ca be restrained without increasing a MOS transistor formed on the SOI substrate in element area or in junction leakage caused by crystal defects.例文帳に追加

ＳＯＩ基板に形成したＭＯＳトランジスタの素子面積や結晶欠陥によるジャンクションリークを増加させることなく、ＳＯＩ基板に特有に現れる基板バイアス効果を抑制することができるＭＯＳトランジスタ及びその製造方法を提供することを目的とする。 - 特許庁

The ferromagnetic tunnel junction element, the magneto-resistance effect element and the magnetic detection element using the Co-based Heusler alloy have unprecedented high-performance, respectively.例文帳に追加

＜式１＞ Ｃｏ_２−ｘＹ_ｘＡＢ （０＜ｘ＜０．２、 Ｙ：Ｃｅ，Ｐｒ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ又はＬｕ。 Ａ：Ｆｅ又はＭｎ。 Ｂ：Ａｌ，Ｓｉ、Ｇａ，Ｇｅ又はＳｎ） このＣｏ基ホイスラー合金を用いた強磁性トンネル接合素子、磁気抵抗効果素子及び磁気検出素子の、それぞれ従来にはない高性能なものが得られた。 - 特許庁

A plurality of field effect transistors 223 are formed on a P type shallow well region 212, and a shallow element isolation region 214 on the P type shallow well region 223 has the depth which is more shallow than that of the junction between an N type deep well region 227 and the P type shallow well region 212.例文帳に追加

複数の電界効果トランジスタ２２３がＰ型の浅いウェル領域２１２上に形成され、かつ、Ｐ型の浅いウェル領域２２３上の浅い素子分離領域２１４が、Ｎ型の深いウェル領域２２７とＰ型の浅いウェル領域２１２との接合の深さよりも浅い深さを有する。 - 特許庁

To provide a semiconductor device capable of suppressing a short-channel effect and an increase in junction capacity in a diffusion layer region while miniaturizing the width of a sidewall and gate length, having low parasitic resistance in the diffusion layer region and excellent in HC (hot carrier) characteristics, and to provide a manufacturing method thereof.例文帳に追加

サイドウォールの幅及びゲート長の微小化を図りつつ、短チャンネル効果及び拡散層領域における接合容量の増大が抑えられ、また、拡散層領域の寄生抵抗が小さく、ＨＣ耐性に優れた半導体装置及びその製造方法を提供すること。 - 特許庁

This junction gate field effect transistor(JFET) 30 has an n-type channel region 14 on a GaAs substrate 12, a p-type gate region 16 on the surface of the channel region, and a gate electrode 20 connected to the gate region through an insulating region 32 on the substrate.例文帳に追加

ＪＦＥＴ３０は、ＧａＡｓ基板１２に設けられたｎ型チャネル領域１４と、チャネル領域の表層部に設けられたｐ型ゲート領域１６と、基板上に設けられた絶縁膜３２を貫通してゲート領域と接続するゲート電極２０とを備える。 - 特許庁

In the structure of a field effect transistor using a nitride semiconductor, the part of a barrier brought into contact with a channel formed near the hetero-junction of a gallium nitride layer and the barrier is formed as the multi-layer structure of an aluminum nitride layer whose thickness is 2 nm or less and a gallium nitride layer whose thickness is 2 nm or less.例文帳に追加

窒化物半導体を用いた電界効果型トランジスタの構造は、窒化ガリウム層とバリアーのヘテロ接合近くに形成されるチャンネルに接するバリアーの部分を、厚さ２ｎｍ以下の窒化アルミニウム層と厚さ２ｎｍ以下の窒化ガリウム層の多層構造とする。 - 特許庁

To suppress a short channel effect by sharply and shallowly junction impurity concentration profiles in a channel-diffusion layer and to realize a microfabricated device that maintains high drive power by the channel-diffusion layer of low resistance with full activation density.例文帳に追加

チャネル拡散層における不純物濃度プロファイルを急峻で且つ浅接合化することによって短チャネル効果を抑制すると共に、十分な活性化濃度を有する低抵抗なチャネル拡散層によって高駆動力を維持する微細デバイスを実現できるようにする。 - 特許庁

It is practicable to intensify the ability to squeeze the passing fluid through utilization of the flange 54 without thickening the whole wall construction 50, generate the same effect that a junction chamber 57 or pressure buffer space is provided on the way of fluid passing, and enhance the pressure controllability and uniformity.例文帳に追加

可動壁体５０の全体を厚くしなくても鍔部５４を利用して通過流体を絞る能力を強化できるとともに、流体の通過途中に中継室５７や圧力バッファ空間を付加したのと同様の効果が得られて、圧力制御性および均一性も向上する。 - 特許庁

The junction field effect transistor has such a vertical structure that a gate diffusion layer 5 comes into face contact with a channel layer 3 wherein the gate diffusion layer 5 has a spot-like plan view arranged in matrix and the channel layer 3 is formed to surround each gate diffusion layer 5.例文帳に追加

この接合型電界効果トランジスタは、チャネル層３にゲート拡散層５が面接触した縦型構造を有しており、ゲート拡散層５が平面視点状の形状を有し、マトリクス状に設けられ、その各ゲート拡散層５の周囲を取り囲むようにチャネル層３が形成されている。 - 特許庁

In this case, the Schottky barrier diode comprising the junction of a diffusion layer used in the formation of the circuit element to a metal wiring layer is used in the latch-up-operation preventing circuit of the parasitic thyristor so that with a smaller area, higher protective effect for the circuit than that of the conventional cases can be obtained.例文帳に追加

そして、回路素子の形成に用いられる拡散層と金属配線層の接合からなるショットキーバリアダイオードを寄生サイリスタラッチアップ動作防止用回路に用い、従来のものよりもより小面積で、より高い保護効果を得ることができるようにしてている。 - 特許庁