「layout method」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

The printing method has a determination to print a spread single-sided portion while editing a single-sided layout and to print a spread double side portion while editing a spread whole area layout.例文帳に追加

片面レイアウト編集中は見開き片面分で印刷し、見開き全面レイアウトを編集中は見開き両面分で印刷する判定を持つとした。 - 特許庁

To provide a layout display apparatus and method which enables to display, in a short time, a defined layout pattern in lithographic data or test data.例文帳に追加

描画データもしくは検査データに定義されたパターンレイアウトを短時間で表示することが可能なレイアウト表示装置およびレイアウト表示方法を提供する。 - 特許庁

To provide a semiconductor device, a layout device for a semiconductor device, and a layout method of a semiconductor device, which enables free lay out of signal wiring.例文帳に追加

信号配線を自由にレイアウトすることのできる、半導体装置、半導体装置のレイアウト装置、及び半導体装置のレイアウト方法を提供する。 - 特許庁

To provide a layout editing method and apparatus of variable print for easily creating multiple layout information of a variable printer.例文帳に追加

本発明の課題は、バリアブルプリンタ装置の多面割付情報を容易に作成するバリアブルプリント割付編集方法、および、装置を提供することである。 - 特許庁

In the mask layout data creation method, transistors composing a semiconductor device are divided into a plurality of groups according to a gate length on the basis of mask layout data created for the specific plant equipment.例文帳に追加

特定の工場設備用に作成されたマスクレイアウトデータを基に、半導体装置を構成するトランジスタをゲート長によって複数のグループに分ける。 - 特許庁

To provide a layout method and a layout program for an integrated circuit which has differential signal wiring and multi-bit bus signal wiring which are made resistance to noise.例文帳に追加

ノイズ耐性を持たせた差動信号配線や多ビットバス信号配線を有する集積回路のレイアウト方法およびレイアウトプログラムの提供を図る。 - 特許庁

To provide a layout design method for accurately and easily designing the layout of a semiconductor integrated circuit provided with elements needed to be specified in pairs.例文帳に追加

ペア指定する必要がある素子を含む半導体集積回路のレイアウト設計を正確かつ容易に行うレイアウト設計方法を提供する。 - 特許庁

To provide a layout forming apparatus and a layout forming method for obtaining high quality optimized results (speed up, power consumption reduction and integration degree improvement).例文帳に追加

品質の高い最適化結果（速度向上、消費電力削減、集積度向上）を得るための、レイアウト生成装置、レイアウト生成方法を提供する。 - 特許庁

LAYOUT PATTERN DATA CORRECTION APERTURE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME AS WELL AS MEDIUM RECORDED WITH LAYOUT PATTERN DATA CORRECTION PROGRAM例文帳に追加

レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 - 特許庁

To provide a method for laying out objects on a page which may be operative at a pre-layout calculation stage or a post-layout calculation stage.例文帳に追加

オブジェクトをページ上にレイアウトする方法であり、レイアウト前計算段又はレイアウト後計算段において動作可能であってもよい方法を提供する。 - 特許庁

To enable a layout design method of a semiconductor integrated circuit equipped with a RAM to be improved in layout efficiency without affecting the operation of the RAM.例文帳に追加

ＲＡＭを備える半導体集積回路のレイアウト設計方法において、ＲＡＭの動作に影響を与えることなくレイアウト効率を向上させる。 - 特許庁

To provide a clock layout system and method capable of designing layout while evaluating the level of congestion due to buffer insertion, so that flip-flops are evenly placed.例文帳に追加

バッファ挿入による混雑度を評価したレイアウトが設計でき、Ｆ／Ｆが均等に配置されるクロックレイアウトシステム及びクロックレイアウト方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING STANDARD CELL, METHOD FOR DESIGNING LAYOUT STANDARD CELL, AND COMPUTER READABLE RECORDING MEDIUM STORING SOFTWARE FOR DESIGNING LAYOUT例文帳に追加

スタンダードセルを含む半導体集積回路、スタンダードセルのレイアウト設計方法、及びレイアウト設計用ソフトウェアを格納したコンピュータが読取り可能な記録媒体 - 特許庁

COMPUTER-READABLE STORAGE MEDIUM STORING PROGRAM FOR EXECUTING LAYOUT PROCESSING OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト処理を実行するプログラムを記憶したコンピュータ読み取り可能な記憶媒体及び半導体集積回路のレイアウト方法 - 特許庁

LAYOUT DESIGNING DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT DESIGNING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM, READABLE RECORDING MEDIUM, AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト設計装置および半導体集積回路のレイアウト設計方法、制御プログラム、可読記録媒体、半導体集積回路 - 特許庁

The layout determination method uses a computer to determine the layout of the graphics and the characters when the graphics and the characters are disposed in the predetermined areas.例文帳に追加

所定の領域に図形及び文字を配置する場合に、コンピューターを用いて前記図形及び文字のレイアウトを決定するレイアウト決定方法に関する。 - 特許庁

To provide a method for marking a lens, which simply forms a layout pattern on the surface of the lens while flexibly responding to various layout patterns.例文帳に追加

様々なレイアウトパターンに柔軟に対応しつつ、レイアウトパターンをレンズ表面に簡便に形成することのできるレンズのマーキング方法を提供すること。 - 特許庁

To provide an information processor and an information processing method for carrying out the automatic layout of raw material data in layout regions of various shapes.例文帳に追加

素材データを様々な形状をしたレイアウト領域に対して、自動的にレイアウトすることができる情報処理装置及び情報処理方法を提供する。 - 特許庁

To provide a method and a system for room layout plan acquisition and a recording medium which enable a recipient to easily obtain a proper room layout plan.例文帳に追加

受給者が容易に適切な間取り案を得ることができる間取り案取得方法、間取り案取得システムおよび記録媒体を提供すること。 - 特許庁

To provide a layout method, a manufacturing method and a layout program for a semiconductor integrated circuit for reducing a period required for an OPC process without deteriorating characteristics of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の特性を劣化させることなく、ＯＰＣ処理に要する時間を低減する半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラムを提供する。 - 特許庁

DEVICE FOR CORRECTING LAYOUT PATTERN DATA, METHOD FOR CORRECTING LAYOUT PATTERN DATA, MANUFACTURE OF SEMICONDUCTOR DEVICE USING THE METHOD, AND RECORDING MEDIUM HAVING RECORDED MANUFACTURING PROGRAM OF SEMICONDUCTOR DEVICE THEREON例文帳に追加

レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 - 特許庁

A wiring layout method includes: designing a layout of a power wiring for an integrated circuit; designing a layout of plural signal wirings; comparing; classifying; calculating; and modifying.例文帳に追加

集積回路の電源配線をレイアウトする工程と、信号配線をレイアウトする工程と、比較する工程と、分類する工程と、求める工程と、修正する工程とを具備する配線のレイアウト方法によって解決できる。 - 特許庁

To provide a method of automatically forming an integrated circuit layout optimizing the arrangement of the layout by forming the integrated circuit layout by a plurality of standard cells having the same cell height.例文帳に追加

同じセル高さを有する複数の標準的なセルにより集積回路レイアウトを形成し、レイアウトの配列を最適化させることが可能な集積回路レイアウトを自動的に形成する方法を提供する。 - 特許庁

METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD FOR MANUFACTURING MASK, SEMICONDUCTOR MASK DATA PRODUCING DEVICE, METHOD FOR CORRECTING MASK PATTERN, AND METHOD FOR CORRECTING DESIGN LAYOUT例文帳に追加

半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 - 特許庁

To provide a liquid body layout method enabling a suitable control in an amount of a liquid body arranged, and a manufacturing method of a color filter using the liquid body layout method, and a manufacturing method of an organic electroluminescence display device.例文帳に追加

液状体の配置量を適切に制御することができる液状体配置方法、および当該液状体配置方法を用いたカラーフィルタの製造方法、有機ＥＬ表示装置の製造方法を提供すること。 - 特許庁

LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AUTOMATIC LAYOUT DESIGN DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN ASSISTANCE SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT, PHOTOMASK, PHOTOMASK MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURING METHOD, CONTROL PROGRAM, AND READABLE STORAGE MEDIUM例文帳に追加

半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 - 特許庁

MASK FOR MANUFACTURING HIGHLY INTEGRATED CIRCUIT DEVICE, METHOD FOR PRODUCING LAYOUT OF THE SAME, ITS MANUFACTURING METHOD, AND METHOD FOR MANUFACTURING HIGHLY INTEGRATED CIRCUIT DEVICE USING THE SAME例文帳に追加

高集積回路素子製造用マスク、そのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法 - 特許庁

DESIGN LAYOUT GENERATION METHOD, SYSTEM AND PROGRAM, METHOD FOR MANUFACTURING MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム - 特許庁

AUTOMATIC LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURED BY THE METHOD AND RECORDING MEDIUM RECORDING THE METHOD例文帳に追加

半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体 - 特許庁

To provide a CAD system control method having improved efficiency in editing a pattern layout.例文帳に追加

パターンレイアウトの編集作業の効率を向上したＣＡＤシステム制御方法を提供する。 - 特許庁

METHOD AND SYSTEM FOR IDENTIFYING MANUFACTURE PROBLEM REGION WITHIN LAYOUT USING PROCESS SELECTIVITY MODEL例文帳に追加

プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法および装置 - 特許庁

PROGRESSIVE REFRACTING POWER LENS, AND PRINTING METHOD AND APPARATUS FOR PRINTING MARK LAYOUT OF PROGRESSIVE REFRACTING POWER LENS例文帳に追加

累進屈折力レンズ、累進屈折力レンズの印刷マークレイアウト印刷方法及び印刷装置 - 特許庁

STANDARD CELL, SEMICONDUCTOR DEVICE PROVIDED THEREWITH, AND METHOD OF FORMING LAYOUT THEREOF例文帳に追加

標準セル及びこれを備えた半導体集積回路並びに標準セルのレイアウト作成方法 - 特許庁

To provide a method and an apparatus for setting a zone layout of a recording medium in a data recording apparatus.例文帳に追加

データ記録装置における記録媒体のゾーンレイアウト設定方法及び装置を提供する。 - 特許庁

To provide a method for correcting pattern data for appropriately correcting a pattern of a complicated layout.例文帳に追加

複雑なレイアウトのパターンに対しても適切に補正が可能なパターンデータ補正方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit and layout method which is immune to power supply noise and ground noise.例文帳に追加

電源ノイズおよびグランドノイズに強い半導体集積回路およびレイアウト方法を提供する。 - 特許庁

DEVICE, METHOD, AND PROGRAM FOR SUPPORTING WIRED LAYOUT DESIGN例文帳に追加

布線レイアウト設計支援装置、布線レイアウト設計支援方法、及び、布線レイアウト設計支援プログラム - 特許庁

To provide a method for easing preparation of seat layout by use of other than a template.例文帳に追加

座席レイアウトの作成の手間をテンプレート以外の方法で削減する方法を提供すること。 - 特許庁

By such a method, the multilayer circuits, e.g. memory elements can be manufactured in a comparably dense layout.例文帳に追加

このような方式で多層回路、例えばメモリ素子は比較的稠密な配列で製造できる。 - 特許庁

DEVICE AND METHOD FOR SUPPORTING CASE STUDY OF LAYOUT OF CARGO HANDLING ARTICLE例文帳に追加

荷役用商品の配置検討用支援装置および荷役用商品の配置検討支援方法 - 特許庁

METHOD FOR SETTING LAYOUT OF MOLDING CONDITION SETTING SCREEN DISPLAYED BY CONTROLLER OF INJECTION MOLDING MACHINE例文帳に追加

射出成形機のコントローラが表示する成形条件設定画面のレイアウトを設定する方法 - 特許庁

To provide a method for defining a layout of a container for software components by absolute coordinate arrangement.例文帳に追加

絶対座標配置によるソフトウェア・コンポーネント用コンテナのレイアウト定義手法を提供する。 - 特許庁

To provide a method for estimating a test yield to a semiconductor before a design layout.例文帳に追加

設計レイアウト前に半導体製品に対するテスト歩留まりを予測する方法を提供する。 - 特許庁

This method and device is characterized by that delay of a clock tree is virtually given in the case of time-driven layout.例文帳に追加

タイミングドリブンレイアウト時に仮想的にクロックツリーの遅延を与えてやることを特徴とする。 - 特許庁

GRAPH-PLOTTING PROGRAM, PRINTING-LAYOUT EDITING SUPPORT METHOD THEREIN AND PROGRAM STORAGE MEDIUM例文帳に追加

グラフ作図プログラムにおける印刷レイアウト編集支援方法、グラフ作図プログラム、プログラム格納媒体 - 特許庁