「layout method」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

SERVER DISPLAYING STATE OF OPERATOR USING SEAT LAYOUT, MANAGER TERMINAL, SYSTEM, AND METHOD例文帳に追加

座席レイアウトを用いたオペレータの状態を表示するサーバ、管理者用端末、システム、及び方法 - 特許庁

METHOD FOR PACKING REFLECTING MESH, SUSPENDED LINE DEVICE AND LAYOUT AUXILIARY DEVICE FOR SURROUNDING TRUSS REFLECTING MIRROR例文帳に追加

反射性メッシュのパッキング方法、懸垂線装置及び周辺トラス反射鏡の配置補助装置 - 特許庁

To provide a printing method and a printer capable of flexible layout printing.例文帳に追加

柔軟なレイアウト印刷を行うことができる印刷方法及び印刷装置を提供すること。 - 特許庁

LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT DESIGN SUPPORTING APPARATUS AND PROGRAM例文帳に追加

半導体集積回路のレイアウト方法、半導体集積回路設計支援装置およびプログラム - 特許庁

LAYOUT STRUCTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD OF LAYING OUT SEMICONDUCTOR INTEGRATED CIRCUIT, AND PHOTOMASK例文帳に追加

半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク - 特許庁

METHOD FOR DESIGNING LAYOUT OF SEMICONDUCTOR CIRCUIT AND STORAGE MEDIUM RECORDED WITH THE SAME例文帳に追加

半導体集積回路のレイアウト設計方法及びその設計方法を記録した記録媒体 - 特許庁

To provide a layout method of a semiconductor integrated circuit for reducing influences of a cross talk.例文帳に追加

クロストークの影響を低減させるための半導体集積回路のレイアウト方法を提供する。 - 特許庁

METHOD, SYSTEM AND PROGRAM FOR PROCESSING RULED LINE LAYOUT AND SPACE PRINTING PROCESSING PROGRAM例文帳に追加

罫線レイアウト処理方法およびシステム、罫線レイアウト処理プログラムならびに紙面印刷処理プログラム - 特許庁

WIRING LAYOUT SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND DESIGN METHOD FOR CLOCK WIRING AND RECORDING MEDIUM例文帳に追加

半導体集積回路の配線レイアウトシステム、クロック配線の設計方法および記録媒体 - 特許庁

LOGICAL PROGRAM, METHOD AND SYSTEM FOR LAYOUT-DRIVEN, AREA-CONSTRAINED DESIGN OPTIMIZATION例文帳に追加

レイアウトドリブンの領域の制約された設計の最適化を行う論理プログラム、方法及びシステム - 特許庁

METHOD AND DEVICE FOR OBTAINING SAT SOLVER ARCHITECTURE WITH A LITTLE OVERHEAD OF SYNTHESIS AND LAYOUT例文帳に追加

合成及びレイアウトのオーバーヘッドが少ないＳＡＴソルバー・アーキテクチャーを得るための方法及び装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, DATA RECORDING DEVICE, AND LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置、データ記録装置及び半導体集積回路装置のレイアウト方法 - 特許庁

EXHAUST AIR RE-SUCTION PREVENTING APPARATUS FOR HOUSING MOUNTING RACK, AND LAYOUT METHOD OF HOUSING MOUNTING RACK例文帳に追加

筐体搭載ラック用排気再吸引防止装置および筐体搭載ラックのレイアウト方法 - 特許庁

SCREEN LAYOUT DESIGN PROGRAM, METHOD AND SYSTEM FOR THE SAME, WEB PAGE CREATION PROGRAM, AND METHOD AND SYSTEM FOR THE SAME例文帳に追加

画面レイアウト設計プログラム、その方法およびそのシステム、ならびにホームページ生成プログラム、その方法およびそのシステム - 特許庁

BACK ANNOTATION APPARATUS, MASK LAYOUT CORRECTION APPARATUS, BACK ANNOTATION METHOD, PROGRAM, RECORDING MEDIUM, METHOD FOR PRODUCING SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

バックアノテーション装置、マスクレイアウト補正装置、バックアノテーション方法、プログラム、記録媒体、半導体集積回路の製造方法 - 特許庁

METHOD AND SYSTEM FOR DESIGNING INTEGRATED CIRCUIT LAYOUT INCLUDING METHOD FOR DETERMINING ARRANGING DIRECTION OF FUNCTIONAL BLOCK WHILE TAKING ACCOUNT OF INTERCONNECTION PERFORMANCE例文帳に追加

配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置 - 特許庁

SYSTEM/METHOD FOR CHARGED PARTICLE BEAM EXPOSURE, APPARATUS/METHOD FOR PREPARING LAYOUT PATTERN, METHOD FOR MANUFACTURING SEMICONDUCTOR, AND APERTURE例文帳に追加

荷電ビーム露光装置、荷電ビーム露光方法、レイアウトパターンの作成装置、レイアウトパターンの作成方法、半導体装置の製造方法、及び、アパーチャ - 特許庁

To provide a semiconductor integrated circuit capable of sufficiently securing a space for arranging a logic cell; and a layout method, a layout program and a layout device for the same.例文帳に追加

ロジックセルを配置するためのスペースを十分に確保することのできる、半導体集積回路、半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラム、及び半導体集積回路のレイアウト装置を提供する。 - 特許庁

To provide an automatic layout method and apparatus for realizing layout change for ensuring the hold time of a flip flop without changing logic circuit information designated at first in an integrated circuit layouted by an automatic layout apparatus.例文帳に追加

自動レイアウト装置によりレイアウトした集積回路において、最初に設計された論理回路情報を変更することなくフリップフロップのホールドタイムを確保するためのレイアウト変更する自動レイアウト方法および装置を提供する。 - 特許庁

To prevent the increase of man-hours for layout operation due to the contravention of an EM (Electro Migration) rule of elements in the layout of elements, and to prevent the increase of TAT (Turn Around Time) with respect to a layout method, CAD device, program and storage medium.例文帳に追加

本発明は、レイアウト方法、ＣＡＤ装置、プログラム及び記憶媒体に関し、素子のレイアウト時に素子のＥＭルールの違反によるレイアウトの作業工数の増大を防止し、ＴＡＴの増大を防止することを目的とする。 - 特許庁

The method of designing a semiconductor integrated circuit includes a step of acquiring layout information 21 of the semiconductor integrated circuit and a step of updating the layout information 21 by changing the layout of the semiconductor integrated circuit.例文帳に追加

本発明による半導体集積回路の設計方法は、半導体集積回路のレイアウト情報２１を取得するステップと、半導体集積回路のレイアウトを変更してレイアウト情報２１を更新するステップとを具備する。 - 特許庁

To provide a fixing member, a packing box and a packing method by which a wide variety of items placed in any layout can be fixed and packed without disturbing the layout.例文帳に追加

多種多様な物品を任意のレイアウトで配置し、配置が崩れないように固定して詰め合せることの出来る固定部材、梱包箱および梱包方法を提供する。 - 特許庁

To provide a method and device for detecting the direction of document layout, which can solve such a problem that an accurate detection result cannot be obtained to complicated document layout.例文帳に追加

複雑な原稿レイアウトに対し正確な検出結果を得られないという問題を解決できる原稿レイアウトの方向検出方法及び装置を提供する。 - 特許庁

To solve the problem that it is impossible to perform layout while skipping a specific sheet in a page data generating method of multi-layout to a plurality of sheets within a page.例文帳に追加

ページ内の複数のシートに多面付けするページデータ作成方法に於いて、特定のシートを飛ばして面付けを行うことが出来ないという問題を解決する。 - 特許庁

To provide a variable printing layout verification method that increases the efficiency of verifying character layout data and print data in variable printing.例文帳に追加

本発明の課題は、バリアブルプリントにおける文字割付データや印刷データの検証作業の能率を向上するバリアブルプリント割付検証方法を提供することである。 - 特許庁

LAYOUT FIGURE DATA DIVISION PROCESSING APPARATUS AND METHOD OF STENCIL MASK, AND PROGRAM FOR MAKING COMPUTER PERFORM LAYOUT FIGURE DATA DIVISION PROCESSING OF THE STENCIL MASK例文帳に追加

ステンシルマスクのレイアウト図形データ分割処理装置、ステンシルマスクのレイアウト図形データ分割処理方法、コンピュータにステンシルマスクのレイアウト図形データ分割処理を行わせるためのプログラム - 特許庁

To provide a layout control method and its device for storing content data in each rectangle whose layout has been performed without generating the deterioration in picture quality or the omission of information.例文帳に追加

レイアウトされたそれぞれの矩形内にコンテンツデータを画質の劣化や情報の欠落なしに収めることが可能なレイアウト制御方法及びその装置を提供する。 - 特許庁

To provide an image-forming device, an image-forming method, a recording medium and program products that can attain print-outs in combination with a book binding layout function and a reduced layout function.例文帳に追加

画像形成装置、方法、記録媒体およびプログラムプロダクツに関し、製本レイアウト機能と縮小レイアウト機能を組み合わせたプリント出力を可能にする。 - 特許庁

To provide a layout method and layout system for a semiconductor integrated circuit, reducing moving-back man-hours by a timing problem to reduce a development period of a chip.例文帳に追加

タイミング問題による後戻り工数を削減し、チップの開発期間を短縮できる半導体集積回路のレイアウト方法およびレイアウトシステムを提供する。 - 特許庁

To provide a layout changing method for a semiconductor integrated circuit that allows layout change with change in the minimum number of layers; suppresses the mask manufacturing cost to the minimum; and maintains timing of the semiconductor integrated circuit other than the changed parts.例文帳に追加

最小限度の層の変更のみでレイアウト変更を可能にし、マスク製作費用を最小限に抑え、変更箇所以外でのタイミングを保持する。 - 特許庁

The method for evaluating the reticle layout data includes a step to generate a simulation image for use of the reticle layout data toward a reticle manufacturing process.例文帳に追加

レチクル・レイアウト・データを評価する方法の１つは、レチクル・レイアウト・データをレチクル製造プロセスのモデルに対する入力として使用してシミュレーション画像を生成するステップを含む。 - 特許庁

To provide a layouting method of a semiconductor integrated circuit for uniformizing metal density with no requirement for layout correction, and for arranging dummy metal with no requirement for layout correction.例文帳に追加

レイアウト修正を必要としないでメタル密度を均一化し、レイアウト修正を必要としないでダミーメタルを配置する半導体集積回路のレイアウト方法を提供する。 - 特許庁

To provide a system and a method for integrated circuit design for enhancing the productivity of a circuit layout by the creation of hierarchical design rules which capture localized layout requirements.例文帳に追加

局所化したレイアウト要件を取り込む階層設計ルールの発生により、回路レイアウトの生産性を高める、集積回路設計システムおよび方法を開示する。 - 特許庁

The designing method for the semiconductor integrated circuit includes a step (A) of generating layout data on the semiconductor integrated circuit and a step (B) of generating mask data based upon the layout data.例文帳に追加

半導体集積回路の設計方法は、（Ａ）半導体集積回路のレイアウトデータを作成するステップと、（Ｂ）レイアウトデータに基づいてマスクデータを作成するステップとを有する。 - 特許庁

SYSTEM FOR CREATING LAYOUT AND WIRING DIAGRAMS FOR INTEGRATED CIRCUIT (IC), METHOD FOR CREATING FLAT PLACED LAYOUT, AND COMPUTER PROGRAM PRODUCT (FAST ROUTING OF CUSTOM MACRO)例文帳に追加

集積回路（ＩＣ）のレイアウト図および配線図を作り出すシステムならびにフラット配置済みレイアウトを作り出すための方法およびコンピュータ・プログラム製品（カスタム・マクロの高速ルーティング） - 特許庁

To provide a method and system for picture layout and a recording medium which reduces the waste of a printing medium and obtaining the efficient and good-looking layout of printing pictures.例文帳に追加

印刷媒体の無駄を低減し、効率よく見栄えが良好な印刷画像の配置が得られる画像レイアウト方法、画像レイアウトシステムおよび記録媒体を提供する。 - 特許庁

To provide a layout creation apparatus and method capable of verifying, during DRC layout verification, the inclusion relationship of diagrams for which a plurality of design criteria exist, and a method of producing semiconductor devices.例文帳に追加

ＤＲＣレイアウト検証時に、複数の設計基準が存在する図形の包含関係を検証できるレイアウト作成装置、レイアウト作成方法及び半導体装置製造方法を提供する。 - 特許庁

METHOD OF FORMING PAD PATTERNS USING SELF-ALIGN DOUBLE PATTERNING METHOD, PAD PATTERN LAYOUT FORMED USING THE SAME, AND METHOD OF FORMING CONTACT HOLES USING SELF-ALIGN DOUBLE PATTERNING METHOD例文帳に追加

セルフアラインダブルパターニング法を使用したパッドパターンの形成方法、それによって形成されたパッドパターンレイアウト、及びセルフアラインダブルパターニング法を使用したコンタクトホールの形成方法 - 特許庁

To provide a layout designing method and a designing device capable of reducing electrical noise as compared with a conventional method and a device thereof.例文帳に追加

従来よりも電気的ノイズを低減することが可能な半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

LITHOGRAPHIC MASK LAYOUT DEVELOPING METHOD, LITHOGRAPHIC MASK LAYOUT DEVELOPING APPARATUS, AND COMPUTER-READABLE MEDIUM CONTAINING ONE OR MORE SEQUENCES OF ONE OR MORE COMMANDS FOR EXECUTING METHOD OF DEVELOPING LITHOGRAPHIC MASK LAYOUT例文帳に追加

リソグラフィックマスクレイアウトを現像するための方法及びリソグラフィックマスクレイアウトを現像するための装置及びリソグラフィックマスクレイアウトを現像する方法を実行する１つ以上のプロセッサによる実行のための１つ以上の命令の１つ以上のシーケンスを収容するコンピュータリーダブル媒体 - 特許庁

To provide a layout method for laying out memories of a desirable capacity in a memory layout desirable area when a usable gate region is restricted in a semiconductor integrated circuit device in which a hard macro and a usable gate are mixedly present; and the semiconductor integrated circuit device laid out by the layout method.例文帳に追加

ハードマクロとユーザブルゲートが混在した半導体集積回路装置において、ユーザブルゲート領域に制限がある場合にメモリ配置希望エリアに希望容量のメモリを配置するためのレイアウト方法および当該レイアウト方法によって配置された半導体集積回路装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit and layout design method thereof for relaxing wiring congestion by effectively utilizing interconnection resources around a hard macro while using slant interconnections in a layout design step in particular regarding the layout design method of the semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計方法に関し、特にレイアウト設計工程において斜め配線を用い、ハードマクロの周辺における配線リソースを有効に活用することで、配線混雑を緩和する半導体集積回路およびそのレイアウト設計方法を提供する。 - 特許庁

To provide an event notification method and information equipment that can easily change displayed information and layout.例文帳に追加

表示する情報やレイアウトを容易に変更可能なイベント通知方法、情報機器を提供する。 - 特許庁

To provide a pattern layout method for a liquid crystal panel which improves design efficiency and suppresses a data size.例文帳に追加

設計効率を向上し、データサイズを抑制できる液晶パネル用パターンレイアウト方法を提供する。 - 特許庁

To provide a layout design method of a semiconductor integrated circuit device in which increase in chip size can be suppressed.例文帳に追加

チップサイズの増大を抑制できる半導体集積回路装置のレイアウト設計方法を提供する。 - 特許庁