「memory circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To optimize memory access between the respective data processing circuits and a large capacity memory.例文帳に追加

各データ処理回路と大容量メモリとの間のメモリアクセスを最適化する。 - 特許庁

This storage medium is provided with a memory cell region provided with a plurality of memory cell circuits and other IP regions.例文帳に追加

メモリセル回路を複数設けるメモリセル領域とその他ＩＰの領域を設ける。 - 特許庁

This shared memory includes a plurality of memory banks that are accessible from the plurality of network circuits.例文帳に追加

この共有メモリは、複数のネットワーク回路がアクセス可能な複数のメモリバンクを含む。 - 特許庁

The memory timing control circuits generates each next timing signal.例文帳に追加

メモリタイミング制御回路は、次の各タイミング信号を生成する。 - 特許庁

The demultiplexer circuits, that you need to address this memory.例文帳に追加

この記憶装置を作るために必要な デマルチプレクサー回路です - 映画・海外ドラマ英語字幕翻訳辞書

A semiconductor memory is provided with replacement program circuits 1, 10.例文帳に追加

半導体記憶装置は、置換プログラム回路１、１０を備える。 - 特許庁

This semiconductor testing device 100 is provided with main body memory circuits 30, 31 storing defective information on the main body memory of the memory to be examined, and auxiliary memory circuits 40, 41 storing defective information on the auxiliary memory of the memory to be examined.例文帳に追加

本発明の半導体試験装置１００は、被試験メモリの本体メモリの不良情報を格納する本体メモリ回路３０，３１と、被試験メモリの予備メモリの不良情報を格納する予備メモリ回路４０，４１とを備える。 - 特許庁

To reduce a memory size as small as possible with making a memory usable when respective processing circuits are required.例文帳に追加

各処理回路が必要時にメモリを使用可能としつつ、可及的にメモリサイズを抑える。 - 特許庁

To provide a semiconductor memory device capable of miniaturizing its memory cell array and peripheral circuits.例文帳に追加

メモリセルアレイや周辺回路の小型化が行なえる半導体記憶装置を提供すること。 - 特許庁

Therefore, the redundant memory circuit can be shared by all memory blocks, the number of redundant memory circuits can be decreased.例文帳に追加

したがって、冗長記憶回路を全てのメモリブロックで共有でき、冗長記憶回路の数を減らすことができる。 - 特許庁

Memory interface circuits (4, 5) are formed on a rectangular semiconductor substrate.例文帳に追加

矩形の半導体基板に形成されメモリインタフェース回路（４，５）を有する。 - 特許庁

The peripheral circuits are a pair of peripheral circuits provided correspondingly to the rows and columns of the memory layers 12A-12C.例文帳に追加

周辺回路１４、１６はメモリ層の行及び列に対応して設けた１対の周辺回路である。 - 特許庁

The memory controller has: a host interface circuit (10); a memory interface circuit (12); and control circuits (11, 13, 14).例文帳に追加

メモリコントローラは、ホストインタフェース回路（１０）、メモリインタフェース回路（１２）及び制御回路（１１，１３，１４）を有する。 - 特許庁

A memory macro cell 1 is equipped with first and second memory cell arrays 10a and 10b and its peripheral circuits.例文帳に追加

メモリマクロセル１は、第１及び第２のメモリセルアレイ１０ａ及び１０ｂとその周辺回路とを備える。 - 特許庁

To obtain an optimum sonic speed without requiring memory, circuits and processing time therefor.例文帳に追加

メモリや回路、また処理時間を要することなく最適音速を求める。 - 特許庁

To reliably reset the inner circuits of a semiconductor memory by controlling them from the outside.例文帳に追加

半導体メモリの内部回路を、外部制御により確実にリセットするる。 - 特許庁

The data respectively memorized in the memory circuits 110a, 110b, 110c, and 110d are serially outputted.例文帳に追加

記憶回路１１０ａ，１１０ｂ，１１０ｃ，１１０ｄにそれぞれ記憶されたデータを、シリアルに出力させる。 - 特許庁

In this memory control system, memory control circuits, which are equivalent in number to the number decided in compliance with memory capacity of a memory module working according to a synchronization signal inputted from the outside, are connected to the memory module, and access to the memory module is controlled by one of the memory control circuits outputting a synchronization signal to the memory module.例文帳に追加

外部から入力される同期信号に従って動作するメモリモジュールのメモリ容量に応じて決定された個数分のメモリ制御回路がメモリモジュールに接続されたメモリ制御システムにおいて、メモリ制御回路の１つがメモリモジュールに同期信号を出力することにより、メモリモジュールへのアクセスを制御する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 1 constituted of a plurality of memory blocks, interfaces 6, 7, write-in circuits 2, 3, 4, 5, 8, and read-out circuits 2, 3, 4, 5, 8.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリブロックから構成されるメモリセルアレイ１、インターフェイス６，７、書き込み回路２，３，４，５，８、及び読み出し回路２，３，４，５，８を備えている。 - 特許庁

An address generating unit 10 activates two memory circuits, from which basic data of four lattice points required for interpolation calculation are extracted out of three memory circuits, and direct the memory circuits to output all of basic data for the relevant address to a data selecting unit 16.例文帳に追加

アドレス生成部１０は、３つのメモリ回路の中から、補間演算に必要となる４格子点の基礎データを抽出すべき２つのメモリ回路をアクティブにして、該当アドレスの全基礎データをデータ選択部１６に出力させる。 - 特許庁

Memory control circuits 101 and 102 for respective banks 103, 104 and 105 monitor the operating state of the memory banks except for the memory banks charged to each of circuits and on the basis of the monitored result, it is judged whether or not the access of the memory bank charged to each of circuits is to be started.例文帳に追加

それぞれのバンク１０３、１０４、１０５のメモリ制御回路１０１、１０２がそれぞれ自分が担当する以外のメモリバンクの動作状態を監視し、その監視した結果に基づいて自分が担当するメモリバンクのアクセスを開始するか否かを判別する。 - 特許庁

The detector circuits 6b detect the storing states of the memory circuits, and output the data stored in the elements in the block when the memory circuits store the data of the first logical levels, but output a certain constant value without depending on the data in the memory elements in the block when the memory circuits store the data of the second logical levels.例文帳に追加

検出回路６ｂは、記憶回路の記憶状態を検出し、記憶回路が前記第１の論理レベルを記憶している場合、ブロック内の記憶素子のデータを出力し、記憶回路が前記第２の論理レベルを記憶している場合、ブロック内の記憶素子のデータによらず一定の値を出力する。 - 特許庁

Logic circuits 11 and 12 access the memory block 14 via an access circuit 20.例文帳に追加

論理回路１１，１２はアクセス回路２０を介してメモリブロック１４にアクセスする。 - 特許庁

To provide signal buffering and retiming circuits for a plurality of memory devices.例文帳に追加

複数のメモリ素子のための信号バッファリングおよびリタイミング回路を提供する。 - 特許庁

HIGH SPEED FANNED OUT SYSTEM ARCHITECTURE AND INPUT/OUTPUT CIRCUITS FOR NON-VOLATILE MEMORY例文帳に追加

不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路 - 特許庁

Memory power supply lines (MVDLa, MVDLb) are disconnected from a power supply node by using switch gates (15a, 15b) in a test operation, Voltages of the memory power supply lines are detected using detection holding circuits (16a, 16b).例文帳に追加

メモリ電源線（ＭＶＤＬａ，ＭＶＤＬｂ）を、スイッチゲート（１５ａ，１５ｂ）により、テスト動作時電源ノードから切離す。 - 特許庁

This memory check circuits specifies addresses to a memory 1 at prescribed timings from a top address to the last address in order.例文帳に追加

メモリ１に対しては、所定のタイミングで先頭アドレスから順次最後尾アドレスまでアドレスが指定される。 - 特許庁

A mother/daughter card non-volatile memory system includes a daughter memory card 11 containing a memory and mother controller cards 13, 14 and 15 containing a memory controller and host interface circuits.例文帳に追加

マザー／ドーターカード不揮発性メモリシステムは、メモリを含むドーターメモリカード１１と、メモリコントローラおよびホストインタフェース回路を備えるマザーコントローラカード１３、１４、１５とを備える。 - 特許庁

An imaging apparatus is provided with a plurality of image processing circuits (11-15), a memory (18) having a real address space, a memory management device (20) performing a virtual memory control, and a CPU (10) controlling the image processing circuits.例文帳に追加

撮像装置は、複数の画像処理回路（１１〜１５）と、実アドレス空間を有するメモリ（１８）と、仮想メモリ制御を行うメモリ管理装置（２０）と、画像処理回路を制御するＣＰＵ（１０）とを備える。 - 特許庁

To form on a single substrate a memory region including a MONOS memory cell and a logic-circuit region including the peripheral circuits of the memory, etc.例文帳に追加

ＭＯＮＯＳ型のメモリセルを含むメモリ領域と、メモリの周辺回路などを含むロジック回路領域とを同一基板上に形成する。 - 特許庁

These inequality detecting circuits, holding circuits, and output registers are provided for each bit constituting bit width of a random access memory.例文帳に追加

これらの不一致検出回路，保持回路および出力レジスタは、ランダムアクセスメモリのビット幅を構成するビット毎に有する。 - 特許庁

A shared program circuit 14 is provided in correspondence with plural memory circuits M0-M3, and further, a selecting circuit 12 selecting one out of the memory circuits M0-M3 is provided.例文帳に追加

複数のメモリ回路Ｍ０〜Ｍ３に対応して共有プログラム回路１４を設け、さらにメモリ回路Ｍ０〜Ｍ３のうち１つを選択する選択回路１２を設ける。 - 特許庁

A little circuits (a distributor 12 and a controller 13 for search) are added inside the memory.例文帳に追加

メモリ内部に少量の回路（分配器１２、検索用コントローラ１３）を追加する。 - 特許庁

The tag includes special analog and digital circuits, a nonvolatile memory and a status logic.例文帳に追加

タグは特別のアナログおよびデジタル回路、不揮発性メモリ、状態論理を内蔵する。 - 特許庁

Duplexed memory circuits 7, 8 temporarily store the input data from the outside.例文帳に追加

２重化されたメモリ回路７、８は、外部からの入力データを一時格納する。 - 特許庁

A semiconductor memory 1000 comprises short-circuits 10, 11 for each pair of bit line.例文帳に追加

半導体記憶装置１０００は、ビット線対ごとに、ショート回路１０，１１を含む。 - 特許庁

To obtain a small-sized semiconductor memory by suppressing increase of areas of peripheral circuits.例文帳に追加

周辺回路の面積の増大を抑制し、小型な半導体記憶装置を得る。 - 特許庁

To perform simultaneously a test and replacement analysis for a plurality of memory circuits mounted on the same chip, and to suppress increment of additional circuits such as BIRA circuit to the absolute minimum for increment of the number of memory circuits.例文帳に追加

同一チップに搭載される複数のメモリ回路に対して同時にテストおよび置換解析を行うことができ、メモリ回路数の増加に対するＢＩＲＡ回路等の付加回路の増大を最小限に抑える。 - 特許庁

Each of the memory cell circuits 300-1,300-2 includes memory cells 311-314, a data transfer means and a control circuit.例文帳に追加

各メモリセル回路３００−１，３００−２は、メモリセル３１１〜３１４と、データ伝達手段と、制御回路とを備えている。 - 特許庁

Even in the case where the memory blocks MB10-MB12 are deleted and memory capacity is reduced, re-layout of peripheral circuits is unnecessary.例文帳に追加

メモリブロックＭＢ１０〜ＭＢ１２を削除してメモリ容量を減らす場合でも、周辺回路の再レイアウトが不要となる。 - 特許庁

At least two of the plurality of the processing circuits perform the processing by using the same memory as the common memory.例文帳に追加

前記複数の処理回路のうちの少なくとも２つは、前記共有メモリとして同一のものを用いて処理を行う。 - 特許庁

To provide a gain cell for a memory circuit, a memory circuit comprising multiple gain cells, and a method of producing such gain cells and memory circuits.例文帳に追加

メモリ回路用のゲイン・セル、複数のゲイン・セルから形成されたメモリ回路、およびこのようなゲイン・セルおよびメモリ回路を製造する方法を提供する。 - 特許庁

The switch connectors 5A and 5B close in the memory slots 1A and 1B installing no memory module, and the load circuits 2A and 2B are connected to the signal conductor of the memory bus 18.例文帳に追加

メモリモジュールが装着されていないメモリスロット１Ａ、１Ｂではスイッチコネクタ５Ａ、５Ｂが閉じ、メモリバス１８の信号線に負荷回路２Ａ、２Ｂが接続される。 - 特許庁

To reduce layout area of X system peripheral circuits and to reduce erasing disturbance of memory cells in a semiconductor memory device such as a flash memory or the like.例文帳に追加

フラッシュメモリなどの半導体記憶装置において、Ｘ系周辺回路のレイアウト面積を低減し、メモリセルの消去ディスターブを低減することである。 - 特許庁

To provide a non-volatile semiconductor memory in which tests of peripheral circuits of a memory and wiring can be performed without performing write-in for a memory cell.例文帳に追加

メモリセルに対する書き込みを行うことなく、メモリ周辺回路及び配線の検査を行うことができる不揮発性半導体記憶装置を提供する。 - 特許庁