「n layer」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

A low resistance n-type emitter layer 4 in contact with the upper side of the trench 17 is formed over that surface of the p-type base layer 3.例文帳に追加

ｐ型ベース層３の表面内にはトレンチ１７の上部に接する低抵抗のｎ型エミッタ層４が形成される。 - 特許庁

The p^+-type diffusion layer 3p forms the source/drain of an MIS transistor, and the n^+-type diffusion layer 4n forms a tap TP1.例文帳に追加

ｐ^＋型拡散層３ｐはＭＩＳトランジスタのソース／ドレインを構成し、ｎ^＋型拡散層４ｎはタップＴＰ１を構成する。 - 特許庁

An n^--type diffusion layer 4 is formed in an SOI layer on an SOI substrate, an unnecessary part is removed, and a collector region is formed.例文帳に追加

ＳＯＩ基板上のＳＯＩ層にＮ^-型拡散層４を形成し、不要部分を除去してコレクタ領域を形成する。 - 特許庁

The n-type GaAs substrate 2 is covered with an insulating layer 6, excluding the upper surface of a p-type GaAs contact layer 37.例文帳に追加

ｎ型ＧａＡｓ基板２上は、ｐ型ＧａＡｓコンタクト層３７の上面を除いて、絶縁膜６によって覆われている。 - 特許庁

The n--type silicon layer 1c of an SOI substrate 1 is divided by an element separation area 2, and a high resistance drain layer 3 is formed.例文帳に追加

ＳＯＩ基板１のｎ^-型シリコン層１ｃが素子分離領域２により区画されて高抵抗ドレイン層３が形成される。 - 特許庁

Next, by using the gate electrode layer 115 as a mask, the impurity is introduced and thus a low concentration impurity diffusion layer of an N type is formed.例文帳に追加

次に、ゲート電極層１１５をマスクにして不純物を導入し、Ｎ型の低濃度不純物拡散層を形成する。 - 特許庁

A high resistance n-type base layer 5 is formed on a silicon substrate 1 through an insulation layer 3 composed of a silicon oxide film.例文帳に追加

シリコン基板１上にシリコン酸化膜よりなる絶縁層３を介在して高抵抗ｎ型ベース層５が形成されている。 - 特許庁

The p type well region 4 is formed deep reaching the insulating layer 11 from the top surface of the n type semiconductor layer 1.例文帳に追加

ｐ形ウェル領域４は、ｎ形半導体層１の表面から絶縁層１１に達する深さまで形成されている。 - 特許庁

Thereafter, with the gate electrode 8 as a mask, an n-type extension injection layer 9 and a p-type pocket injection layer 10 are formed.例文帳に追加

その後、ゲート電極部８をマスクにして、ｎ型エクステンション注入層９及びｐ型ポケット注入層１０を形成する。 - 特許庁

The input and output sides of the buffer circuit 11 are connected to the n-type diffusion layer 2 and the p-type diffusion layer 3, respectively.例文帳に追加

バッファ回路１１の入力側がｎ型拡散層２に接続され、出力側がｐ型拡散層３に接続されている。 - 特許庁

An insulating layer 6 is formed on the single crystal silicon layer 3 including the n-type and the p-type impurity regions 3a, 3b.例文帳に追加

Ｎ型およびＰ型不純物領域３ａ，３ｂを含む単結晶シリコン層３の上には絶縁層６が形成される。 - 特許庁

On the N type collector layer 4, a P+ type base layer 3 including the P type impurities of a high concentration is entirely formed.例文帳に追加

Ｎ型コレクタ層４上には、高濃度のＰ型不純物を含むＰ＋型ベース層３が全面的に形成されている。 - 特許庁

An N type diffusion layer 8 used as a drain region is formed to surround the P type diffusion layer 5.例文帳に追加

ドレイン領域として用いられるＮ型の拡散層８が、Ｐ型の拡散層５の周囲を囲むように形成されている。 - 特許庁

The n-type InP layer 14 and the p-type InP layer 13 are electrically connected with each other by means of a metal electrode 23 (third electrode).例文帳に追加

ｎ型ＩｎＰ層１４とｐ型ＩｎＰ層１３を金属電極２３（第３の電極）が電気的に接続している。 - 特許庁

A surface degeneration layer 20 is provided between the GaN substrate 1 and the n electrode 10 to function as carrier supply layer.例文帳に追加

ＧａＮ基板１とｎ電極１０との間には、キャリア供給層として機能する表面変性層２０が設けられる。 - 特許庁

A semiconductor layer 103 and a first n+a-Si layer 104 in a TFT are sequentially formed by plasma CVD.例文帳に追加

ＴＦＴにおける半導体層１０３と１層目のｎ＋ａ−Ｓｉ層１４をプラズマＣＶＤによって連続して形成する。 - 特許庁

A P-type anode layer 12 and a P--type RESURF layer 14 are formed on the surface of an N-type semiconductor substrate 10.例文帳に追加

ｎ型の半導体基板１０の表面側にｐ型のアノード層１２とｐ−型のＲＥＳＵＲＦ層１４とを形成する。 - 特許庁

A p-n junction in which a first semiconductor layer and a second semiconductor layer of respectively different conductivity types are brought into contact is formed.例文帳に追加

導電型のそれぞれ異なる第１の半導体層及び第２の半導体層とが接触したｐｎ接合を形成する。 - 特許庁

A gate electrode 119 is formed on the gate insulating film 118 and on the p^+-diffusion layer 115 and the n^+-diffusion layer 116.例文帳に追加

ゲート絶縁膜１１８上，ｐ^+ 拡散層１１５，及びｎ^+ 拡散層１１６上にゲート電極１１９が形成されている。 - 特許庁

An n+ Si layer 109 is formed on the a-Si layer 108, and SD electrodes 110, 111 and 112 are formed on it.例文帳に追加

ａ−Ｓｉ層１０８上にｎ＋Ｓｉ層１０９を形成し、その上にＳＤ電極（１１０、１１１、１１２）を形成する。 - 特許庁

A semiconductor light-emitting element comprises an n-type semiconductor layer, a p-type semiconductor layer, and a light-emitting part.例文帳に追加

実施形態によれば、ｎ形半導体層と、ｐ形半導体層と、発光部と、を備えた半導体発光素子が提供される。 - 特許庁

In the interrupting step, a gas which is different from the source of N of the well layer 13a and barrier layer 13b is supplied.例文帳に追加

また中断する工程では、井戸層１３ａおよびバリア層１３ｂのＮの供給源と異なるガスを供給する。 - 特許庁

Moreover, an n-type clad layer 104 is allocated between the etching surface having etching damage and the semiconductor layer forming the waveguide.例文帳に追加

また、エッチングダメージを有するエッチング面と導波路を構成する半導体層との間にｎ型クラッド層１０４を配置した。 - 特許庁

Next, ion implantation or heat diffusion treatment is performed to form a p^- diffusion layer 41 and an n^+ diffusion layer 31 (b).例文帳に追加

次に，イオン注入や熱拡散処理等を行うことにより，Ｐ^- 拡散層４１およびＮ^+ 拡散層３１を形成する（ｂ）。 - 特許庁

The functional portion includes a plurality of active layers laminated in a direction toward the p-type semiconductor layer from the n-type semiconductor layer.例文帳に追加

機能部は、ｎ形半導体層からｐ形半導体層に向かう方向に積層された複数の活性層を含む。 - 特許庁

A p-type semiconductor layer 11 is formed on an n^+-type substrate 1, and a trench 12 is formed on the p-type semiconductor layer 11.例文帳に追加

Ｎ^＋型基板１の上にＰ型半導体層１１を形成し、Ｐ型半導体層１１にトレンチ１２を形成する。 - 特許庁

This nitride semiconductor element includes: a nitride semiconductor lamination structure portion 2 including an n- type layer 3, and a p-type layer 4.例文帳に追加

窒化物半導体素子は、ｎ^-型層３およびｐ型層４を有する窒化物半導体積層構造部２を備えている。 - 特許庁

The junction region 19 comprises an n-type III-V compound semiconductor layer 25 and a p-type III-V compound semiconductor layer 27.例文帳に追加

接合領域１９は、ｎ型III−Ｖ化合物半導体層２５およびｐ型III−Ｖ化合物半導体層２７からなる。 - 特許庁

The inventive HEMT has a semiconductor substrate (1) including an electron traveling layer (8) and an n-type electron supply layer (9).例文帳に追加

本発明に従うＨＥＭＴは、電子走行層（８）とｎ型電子供給層（９）とを含む半導体基板（１）有する。 - 特許庁

A light emitting element has contact sections 18 and 20 which are respectively provided correspondingly to an n-type layer 12 and a p-type layer 16.例文帳に追加

発光素子は、ｎ型層（１２）及びｐ型層（１６）のそれぞれに対応して設けられる接触部（１８，２０）を有する。 - 特許庁

(3) There is provided an (n) stopper region which reaches a low resistance layer outside the active region in a vertical direction of the parallel pn layer.例文帳に追加

（３）活性領域の外側に並列ｐｎ層に垂直方向に、低抵抗層まで達するｎストッパ領域 を設ける。 - 特許庁

To reduce series resistance of an InGaP-based solar cell having a p-on-n structure in which an InAlP layer is a window layer.例文帳に追加

ＩｎＡｌＰ層を窓層とするｐ−ｏｎ−ｎ構造のＩｎＧａＰ系太陽電池の直列抵抗を低下させる。 - 特許庁

The nitride semiconductor light-emitting element includes an n-type nitride semiconductor layer and a nitride semiconductor active layer, has a first p-type nitride semiconductor layer between the n-type nitride semiconductor layer and the nitride semiconductor active layer, and has a second p-type nitride semiconductor layer at a side opposite to a side having the first p-type nitride semiconductor layer when viewed from the nitride semiconductor active layer.例文帳に追加

また、ｎ型窒化物半導体層と窒化物半導体活性層とを含み、ｎ型窒化物半導体層と窒化物半導体活性層との間に第１のｐ型窒化物半導体層を備え、窒化物半導体活性層から見て第１のｐ型窒化物半導体層がある側とは反対側に第２のｐ型窒化物半導体層を備えた窒化物半導体発光素子である。 - 特許庁

The wavelength conversion device has a domain inversion layer 50, an n-type first clad layer 60, a waveguide layer 70, a p-type second clad layer 80, and a cap layer 85 laminated in order on a first main surface 11 of a semiconductor substrate 10.例文帳に追加

半導体基板１０の第１主表面１１上に、ドメイン反転層５０、ｎ型の第１クラッド層６０、導波路層７０、ｐ型の第２クラッド層８０及びキャップ層８５を順に積層して備えている。 - 特許庁

The semiconductor element includes an undoped GaN layer 3, an Si film 31, an n-type GaN layer 4, an MQW active layer 5, and a p-type GaN layer 6 laminated in this order on an AlN buffer layer 2 formed on a sapphire substrate 1.例文帳に追加

サファイア基板１上に形成されたＡｌＮバッファ層２上にアンドープＧａＮ層３、Ｓｉ膜３１、ｎ型ＧａＮ層４、ＭＱＷ活性層５、ｐ型ＧａＮ層６が順に積層されている。 - 特許庁

In this light-emitting device 1, an n clad layer 3, an active layer 4 and a first p-clad layer 5 are laminated on a substrate 2, and a second p-clad layer 6 lower in oxidation nature and lower in conductivity than the first p-clad layer 5 is further laminated.例文帳に追加

発光装置１は、基板２上に、ｎクラッド層３、活性層４、第１ｐクラッド層５を積層し、第１ｐクラッド層５より酸化性が低く、かつ導電性が低い第２ｐクラッド層６を積層する。 - 特許庁

The nitride semiconductor device includes an active layer 15 formed between an n-type cladding layer 13 and a p-type cladding layer 22, and a current confining layer 18 having a conductive area through which a current flows to the active layer 15.例文帳に追加

窒化物半導体装置は、ｎ型クラッド層１３とｐ型クラッド層２２との間に形成された活性層１５と、活性層１５への電流が流れる通電部を有する電流狭窄層１８とを備えている。 - 特許庁

Each wiring 21 comprises an electric conductive layer 8, and an n-type polycrystalline silicon layer 9, which contacts the electric conductive layer 8 and is a low resistance semiconductor layer formed on the electric conductive layer 8.例文帳に追加

各第１配線２１は、導電性層８と、該導電性層８に接し該導電性層８上に形成された低抵抗の低抵抗半導体層たるｎ形多結晶シリコン層９とで構成されている。 - 特許庁

The back gate electrode 21 and the gate electrode 22 are formed by conductive films 18 of a three-layer structure where an n-type silicon layer 15, a metal silicide layer 16 and a p-type silicon layer 17 are laminated in order from lower layer side.例文帳に追加

バックゲート電極２１及びゲート電極２２は、下層側から順に、ｎ型シリコン層１５、金属シリサイド層１６、ｐ型シリコン層１７が積層された３層構造の導電膜１８により形成する。 - 特許庁

Moreover, an n-type GaAs layer 9 as an electrode junction layer and an ITO electrode layer 10 as an oxide transparent electrode layer are made in this order on the side of the second main surface 18 of the luminous layer part 24.例文帳に追加

また、発光層部２４の第二主表面１８側に、電極接合層としてのｎ型ＧａＡｓ層９と酸化物透明電極層としてのＩＴＯ電極層１０とがこの順序にて形成されている。 - 特許庁

Drain wiring 31 has the four layer structure of an intrinsic amorphous silicon layer 31a, an n-type amorphous silicon layer 31b, a lower metal layer 31c constituted of Cr and an Al metal layer 31d in order from the bottom.例文帳に追加

ドレイン配線３１は、下から順に、真性アモルファスシリコン層３１ａ、ｎ型アモルファスシリコン層３１ｂ、Ｃｒからなる下層金属層３１ｃおよびＡｌ系金属層３１ｄの４層構造となっている。 - 特許庁

The region 2 is constituted of a heavily-doped diffused layer 2a and a lightly-doped diffused layer 2b, and the region 3 is constituted of a heavily-doped diffused layer 3a and a lightly-doped diffused layer 3b, consisting of an N- layer.例文帳に追加

ソース領域２は、高濃度拡散層２ａと低濃度拡散層２ｂとにより構成され、ドレイン領域３は、高濃度拡散層３ａとｎ^-層からなる低濃度拡散層３ｂとにより構成される。 - 特許庁

In the ZnO semiconductor element, an n-type Mg_ZZnO layer 2, an undoped MgZnO layer 3, an MQW active layer 4, an undoped Mg_XZnO layer 5 and an acceptor-doped Mg_YZnO layer 6 are sequentially laminated on a ZnO substrate 1.例文帳に追加

ＺｎＯ基板１上にｎ型Ｍｇ_ＺＺｎＯ層２、アンドープＭｇＺｎＯ層３、ＭＱＷ活性層４、アンドープＭｇ_ＸＺｎＯ層５、アクセプタドープＭｇ_ＹＺｎＯ層６が順に積層されている。 - 特許庁

A semiconductor light-emitting element comprises an n-type first semiconductor layer, a p-type second semiconductor layer, and a light-emitting layer provided between the first semiconductor layer and the second semiconductor layer.例文帳に追加

実施形態に係る半導体発光素子は、ｎ形の第１半導体層と、ｐ形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を備える。 - 特許庁

A p-InP blocking layer 8 and an n-InP blocking layer 9 are laminated adjacently to the upper region of the buffer layer 2, the active layer 3 and the spacer layer 4.例文帳に追加

ｎ−ＩｎＰバッファ層２の上部領域、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３およびｐ−ＩｎＰスペーサ層４に隣接してｐ−ＩｎＰブロッキング層８、ｎ−ＩｎＰブロッキング層９が積層される。 - 特許庁