「n layer」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

The semiconductor device is provided with an n-type silicon substrate 1, an n-type silicon layer 2, a silicon/germanium superlattice layer 5 where Be doped silicon germanium layers 3 and i-type silicon layers 4 are laminated, a p-type silicon layer 6, a p-side electrode 7, and an n-side electrode 8.例文帳に追加

本発明に係る半導体装置は、ｎ型シリコン基板１と、ｎ型シリコン層２と、Ｂｅドープシリコンゲルマニウム層３およびｉ型シリコン層４を積層したシリコン／シリコンゲルマニウム超格子層５と、ｐ型シリコン層６と、ｐ側電極７と、ｎ側電極８とを備える。 - 特許庁

An SBD 10, as a semiconductor device, includes a substrate 11 made of semiconductor, an n-type layer 12 formed on the substrate 11, an anode electrode 14 arranged on the n-type layer 12, and p-type regions 13 connected to the anode electrode 14 and protruded into the n-type layer 12.例文帳に追加

半導体装置としてのＳＢＤ１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２と、ｎ型層１２上に配置されたアノード電極１４と、アノード電極１４に接続され、ｎ型層１２に突出するｐ型領域１３とを備えている。 - 特許庁

Lithium ions are electrochemically injected into the n-type Si substrate 11 to peel the n-type Si substrate 11 from the nitride-based group III-V compound semiconductor layer 13, n-type active layer 14, and a p-type nitride-based group III-V compound semiconductor layer 15.例文帳に追加

ｎ型Ｓｉ基板１１中にリチウムイオンを電気化学的に挿入することによりｎ型Ｓｉ基板１１をバッファ層１２、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１３、活性層１４およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１５から剥離する。 - 特許庁

The diffusion current stop band 5 is provided with an n-type semiconductor layer connected with the power supply on the semiconductor substrate of p-type semiconductor, and the n-type semiconductor layer of the diffusion current stop band 5 is formed deeper than the n-type semiconductor layer of the light receiving element 2.例文帳に追加

この拡散電流阻止帯５は、ｐ型半導体の前記半導体基板に、前記電源に接続されたｎ型半導体層を備えており、拡散電流阻止帯５のｎ型半導体層は、受光素子部２のｎ型半導体層より深く形成されている。 - 特許庁

Further, the control section provides a hysteresis to the threshold value of the S/N for switching between the layers A and B, and performs switching to the layer B, when the moving average of the S/N is increased even when the S/N is smaller than the threshold value, in the case of switching the layer A into the layer B.例文帳に追加

さらに、制御部は、Ａ階層とＢ階層との切り換えのためのＳ/Ｎ比の閾値にヒステリシスを設け、さらに、Ａ階層からＢ階層に切り換える際に、Ｓ/Ｎ比が閾値より小さい場合であっても、Ｓ/Ｎ比の移動平均値が上昇していれば、Ｂ階層へ切り換える。 - 特許庁

The rectifier element 10 includes an n^- semiconductor layer 2 consisting of a wide band gap semiconductor; Schottky electrodes 3 and 5 forming Schottky contact with the n^- semiconductor layer 2; and a cathode electrode 4 capable of applying potential different from that of the Shottky electrode 5 and electrically connected to the n^- semiconductor layer 2.例文帳に追加

整流素子１０は、ワイドバンドギャップ半導体よりなるｎ^-半導体層２と、ｎ^-半導体層２にショットキー接触したショットキー電極５およびショットキー電極３と、ショットキー電極５とは異なる電位を印加可能であるカソード電極４とを備えている。 - 特許庁

The semiconductor device 100 that is a vertical IGBT includes a collector electrode 2, a p^+-type collector layer 4, an n^+-type buffer layer 6, an n^--type drift layer 8, a p-type body region 10, an n^+-type emitter region 12, a gate electrode 18, and an emitter electrode 14.例文帳に追加

縦型のＩＧＢＴである半導体装置１００は、コレクタ電極２と、ｐ^+型のコレクタ層４と、ｎ^+型のバッファ層６と、ｎ^−型のドリフト層８と、ｐ型のボディ領域１０と、ｎ^+型のエミッタ領域１２と、ゲート電極１８と、エミッタ電極１４を備えている。 - 特許庁

The n-type layer exposed inside each recess is provided with an n electrode P1, and n electrodes are connected with each other by a conductor layer P3 connecting the recesses with each other over the insulator layer m, and the large chip type nitride semiconductor light emitting element is attained for which a light emitter is spread in a mesh shape.例文帳に追加

各凹部内に露出したｎ型層にはｎ電極Ｐ１を設け、記絶縁体層ｍを越えて凹部内同士を結ぶ導体層Ｐ３によって、ｎ電極同士を互いに接続し、発光部が網目状に広がったラージチップ型の窒化物半導体発光素子とする。 - 特許庁

The film thickness of the n-type buffer layer 16 is obtained based on the strength of a fluorescent X-ray of S from the n-type buffer layer 16 (sulfide), which is obtained by the XRF analysis, and a previously generated analytical curve between the film thickness of the n-type buffer layer 16 and the strength of the fluorescent X-ray of S.例文帳に追加

このＸＲＦ分析で得られたｎ型バッファ層１６（硫化物）からのＳの蛍光Ｘ線の強度と、予め作成しておいたｎ型バッファ層１６の膜厚−Ｓの蛍光Ｘ線強度の検量線とに基づいて、ｎ型バッファ層１６の膜厚を求める。 - 特許庁

A p^++-type first diffused layer 11 is formed on the surface of an n^--type semiconductor substrate 10 by diffusing a p-type impurity, and an n-type fourth diffused layer 14 shallower than the first diffusion layer 11 is formed on the surface of the substrate 10 by diffusing an n-type impurity.例文帳に追加

Ｎ^−型半導体基板１０の表面にＰ型不純物の拡散によって、Ｐ^＋＋型の第一拡散層１１が形成され、基板１０の表面にＮ型不純物の拡散によって、第一拡散層１１より浅いＮ型の第四拡散層１４が形成される。 - 特許庁

The N-type and P-type latchup prevention regions 8, 12 are arranged between the P-type source region and drain region and the N-type source region and drain region respectively, and formed also under a gate connection conductor layer.例文帳に追加

N形及びP形ラッチアップ防止領域８、１２は前記P形ソ−ス領域及びドレイン領域とN形ソ−ス領域及びドレイン領域との間にそれぞれ配置され且つゲ−ト接続導体層の下にも形成されている。 - 特許庁

The semiconductor device 100 includes a semiconductor substrate SB, an n^- epitaxial layer EP, a p-type back gate region BG, an n^+ source region SR, an n-type drain region DR, a gate electrode GE, and an n-type high-density region HR.例文帳に追加

半導体装置１００は、半導体基板ＳＢと、ｎ^-エピタキシャル層ＥＰと、ｐ型バックゲート領域ＢＧと、ｎ^+ソース領域ＳＲと、ｎ型ドレイン領域ＤＲと、ゲート電極ＧＥと、ｎ型高濃度領域ＨＲとを備えている。 - 特許庁

In the optical waveguide circuit, a semiconductor layer 104 is formed, at least in the part of the front surface of the projection part 102 of the substrate 100, having the projection part 102 to form a p-n or p-i-n structure of functioning as a photodetector, etc.例文帳に追加

光導波路回路において、突起部102を有する基板100の突起部102の表面の少なくとも一部に、受光素子などとして機能するp-nないしはp-i-n構造を形成する様に半導体層104が形成されている。 - 特許庁

An N-type region 60 is arranged in the P-type well 52 to reach the N-type layer 51 beneath the P-type diffusion region 38.例文帳に追加

Ｎ型領域６０が、Ｐ型拡散領域３８の下方においてＮ型層５１に到達するように、Ｐ型ウエル５２中に配置される。 - 特許庁

A p-well 111 as a MOSFET channel region is formed in one side of an n^--layer 110, and an n^+-drain region 118 is formed on the other side.例文帳に追加

ｎ^-層１１０の一側にはＭＯＳＦＥＴのチャネル領域となるｐウェル１１１が、他側にはｎ^+ドレイン領域１１８が形成される。 - 特許庁

A refractive index of the AlxGa(1-x)N core layer 20 is larger than the average refractive index of the super-lattice clad layers 18, 21 of n-type and p-type.例文帳に追加

Ａｌ_x Ｇａ_(1-x) Ｎコア層２０の屈折率は、ｎ型及びｐ型の超格子クラッド層１８、２１の平均屈折率よりも大きい。 - 特許庁

On the surface layer of the main surface of the p-type SiC substrate 1, an n^+ source region 2 and an n^+ drain region 3 are formed away from each other.例文帳に追加

ｐ型ＳｉＣ基板１の主表面での表層部にはｎ^+ソース領域２とｎ^+ドレイン領域３が離間して形成されている。 - 特許庁

Thus, since an N-type well is not present under the P-type well, punch through between a diffused layer and the N-type well can be prevented.例文帳に追加

これにより、Ｐ型のウェル部分の下にＮ型のウェル部分が存在しない為、拡散層とＮ型のウェル部分間のパンチスルーを防止できる。 - 特許庁

On the laminate formed in such a manner, a final layer having a film thickness T=λ/(4n) is formed according to a spin coat method, wherein n is refractive index and λ is wavelength of light.例文帳に追加

このように形成した積層上に、スピンコート法により、膜厚T=λ/(4n)（屈折率n、光の波長をλ）の最終層を形成する。 - 特許庁

Consequently, the silicide layer 111 is formed on the drain electrode 11 in the reverse side of the n^+-type substrate 1 without subjecting the n^+-type substrate 1 to high-temperature processing.例文帳に追加

これにより、ｎ^+型基板１に高温処理を行うことなく、ｎ^+型基板１にドレイン電極１１にシリサイド層１１１を生成できる。 - 特許庁

The n^+-embedding layer 31 has a second impurity concentration higher than the first impurity concentration of the n-type impurity region 121.例文帳に追加

ｎ^+埋め込み層３１は、ｎ型不純物領域１２１が有する第１の不純物濃度よりも高い第２の不純物濃度を有する。 - 特許庁

The source region 15 and the drain region 17 are formed spaced apart from each other in the n-type layer 13, and the conductive type of the regions is n type.例文帳に追加

ソース領域１５およびドレイン領域１７は、ｎ型層１３において、互いに間隔を隔てて形成され、導電型がｎ型である。 - 特許庁

An n^+-type region 2a is formed apart from a p-type base region 3 below a contact region 5 in an n-type drift layer 2.例文帳に追加

ｎ型ドリフト層２のうちコンタクト領域５の下方において、ｐ型ベース領域３から離間するようにｎ^+型領域２ａを形成する。 - 特許庁

An n type single-crystal silicon layer 12 is formed, and a groove 13 is provided on a first principal plane of a high concentration n type single-crystal silicon substrate 11.例文帳に追加

高濃度のｎ型単結晶シリコン基板１１の第１主面上にｎ型単結晶シリコン層１２を形成し、溝１３を設ける。 - 特許庁

Consequently, an n- type impurity region can be formed between the channel forming region and the n+ type impurity region of the semiconductor layer.例文帳に追加

この結果、半導体層において、チャネル形成領域と、ｎ+ 型不純物領域との間に、ｎ- 型不純物領域を形成することができる。 - 特許庁

Next, after separation of the substrate, an n-side electrode 22 formed of a transparent electrode is formed on the n-type GaN layer 15 of the fine light emitting diode.例文帳に追加

次に、基板を剥離した後、微小発光ダイオードのｎ型ＧａＮ層１５上に透明電極からなるｎ側電極２２を形成する。 - 特許庁

Consequently, the drain electrode 11 and the silicide layer 111 can be formed on the n^+-type substrate 1 without requiring high temperature treatment of the n^+-type substrate 1.例文帳に追加

これにより、ｎ^+型基板１に高温処理を行うことなく、ｎ^+型基板１にドレイン電極１１にシリサイド層１１１を生成できる。 - 特許庁

Before the n--type drain layer 2A under a gate electrode 8 is thermally broken down, the surge current is released to a silicon substrate 1 through this p-n junction.例文帳に追加

ゲート電極８の下のＮ−型ドレイン層２Ａが熱破壊する前に、サージ電流は、このＰＮ接合を通ってシリコン基板１に逃げる。 - 特許庁

A plurality of n-type first semiconductor regions 9 are formed, by providing a plurality of trenches 13 in an n-type single crystal silicon layer.例文帳に追加

ｎ型の複数の第１半導体領域９は、ｎ型の単結晶シリコン層に複数のトレンチ１３を設けることにより形成される。 - 特許庁

The photoelectric conversion layer comprises an N-type and a P-type photoelectric conversion layers 14 and 16, which are arranged in order from the N-type semiconductor substrate side.例文帳に追加

光電変換層はｎ型半導体基板側から順次に設けられたｎ型及びｐ型光電変換層１４及び１６から成る。 - 特許庁

Namely, the n-type compound semiconductor layer 103 has its band gap and n-type doping adjusted to suppress the diffusion of the thermally excited carrier.例文帳に追加

つまり、ｎ型化合物半導体層１０３は、そのバンドギャップとｎ型ドーピングが、熱励起キャリアの拡散を抑制するように調整されている。 - 特許庁

A semiconductor substrate 2 of n-type silicon having a crystal face orientation (100) is used to form an n-type semiconductor layer 3 on its main surface.例文帳に追加

Ｎ型のシリコンからなる結晶面方位（１００）の半導体基板２を用い、その主面にＮ型の半導体層３を形成する。 - 特許庁

The semiconductor device 10 has an n-type epitaxial layer 2 and a p type pillar region 3 provided alternately on an n+type semiconductor substrate 1.例文帳に追加

半導体装置１０は、ｎ＋型半導体基板１上にｎ−エピタキシャル層２とｐ型ピラー領域３とが交互に設けられている。 - 特許庁

The group-III nitride semiconductor layer 2 has a lamination structure, where an n-type contact layer 21, a multiple quantum well layer 22, a GaN final barrier layer 25, a p-type electron blocking layer 23, and a p-type contact layer 24 are laminated successively from the side of the GaN substrate 1.例文帳に追加

III族窒化物半導体層２は、ＧａＮ基板１側から順に、ｎ型コンタクト層２１、多重量子井戸層２２、ＧａＮファイナルバリア層２５、ｐ型電子阻止層２３、およびｐ型コンタクト層２４を積層した積層構造を有している。 - 特許庁

Also, the same effect can be obtained in such a way that an ohmic contact layer is formed on the p-type semiconductor layer, an insulating protective layer is formed on an n-type semiconductor layer and a light-emitting layer, an adhering layer is formed and metal plate is formed by plating.例文帳に追加

また、ｐ型半導体層上にオーミック接触層を形成し、ｎ型半導体層及び発光層上に絶縁性の保護膜層を形成し、さらに密着層を形成し、メッキによって金属板を形成することでも、同様の効果がある。 - 特許庁

Through the zinc silicate layer, a light-emitting layer 12 having a quantum well structure consisting of an n-type ZnO layer 11, a ZnO well layer and a ZnMgO barrier layer, and a p-type ZnO layer 13 are grown epitaxially for the ZnO-based substrate.例文帳に追加

このジンクシリケート層を介して、ｎ型ＺｎＯ層１１、ＺｎＯ井戸層とＺｎＭｇＯ障壁層からなる量子井戸構造を有する発光層１２、及びｐ型ＺｎＯ層１３がＺｎＯ系基板に対してエピタキシャル成長される。 - 特許庁

The group-III nitride semiconductor layer 2 has an n-type contact layer 21, a multiple quantum well layer 22, a GaN final barrier layer 25, a p-type electron blocking layer 23, and a p-type contact layer 24 laminated successively from the side of the GaN single-crystal substrate 1.例文帳に追加

III族窒化物半導体層２は、ＧａＮ単結晶基板１側から順に積層されたｎ型コンタクト層２１、多重量子井戸層２２、ＧａＮファイナルバリア層２５、ｐ型電子阻止層２３、およびｐ型コンタクト層２４を有している。 - 特許庁

The light emitting element 1 has an emission layer part where a p-type clad layer 2, an active layer 33 and an n-type clad layer 34 are formed sequentially in this order and the p-type clad layer 2 comprises a p-type MgxZn1-xO layer (0<x≤1).例文帳に追加

発光素子１は、ｐ型クラッド層２、活性層３３及びｎ型クラッド層３４がこの順序にて積層された発光層部を有し、かつｐ型クラッド層２がｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（ただし、０＜ｘ≦１）層からなる。 - 特許庁

A semiconductor light emitting device includes at least an n-type cladding layer 2, an active layer 4, a p-type cladding layer 6, and a p-type contact layer 8 stacked in this order on a substrate 1, and further includes a ridge portion 6a including the p-type cladding layer and the p-type contact layer.例文帳に追加

半導体発光素子は、基板１上に少なくともｎ型クラッド層２、活性層４、ｐ型クラッド層６及びｐ型コンタクト層８が順次積層され、ｐ型クラッド層及びｐ型コンタクト層からなるリッジ部６ａを有している。 - 特許庁

The N-type well layer 2 held between a sidewall on the opposite side of the P-type body layer 6 side of the trench 3 where the first gate electrode 5a is formed and the similar sidewall where the second gate electrode 5b is formed is turned to an N-type drain layer 11a as an electric field relaxation layer.例文帳に追加

第１ゲート電極５ａが形成されたトレンチ３のＰ型ボディ層６側と反対側の側壁と第２ゲート電極５ｂが形成された同様の側壁に挟まれたＮ型ウエル層２を電界緩和層としてのＮ型ドレイン層１１ａとする。 - 特許庁

A barrier metal 12 building a Schottky junction 26 is formed on the n^--layer 21 between the p guard rings 22 and a reverse connection diode 20 made of a p poly-silicon layer 27 and an n poly-silicon layer 28 is formed between the p guard ring 22 and the p^+-layer 24 via an oxide film 13.例文帳に追加

ｐガードリング２２で挟まれたｎ^- 層２１上にショットキー接合２６を形成するバリアメタル１２を形成し、ｐガードリング２２とｐ^+ 層２４の間に酸化膜１３を介してｐポリシリコン層２７とｎポリシリコン層２８からなる逆接ダイオード２０を形成する。 - 特許庁

The p-type drain diffusion layer 11d and n-type drain diffusion layer 12d of the first CMOS inverter 10 are electrically connected and a p-type drain diffusion layer 21d and an n-type drain diffusion layer 22d of a second CMOS inverter 20 are electrically connected.例文帳に追加

第１のＣＭＯＳインバータ１０のｐ型ドレイン拡散層１１ｄとｎ型ドレイン拡散層１２ｄとは電気的に接続され、第２のＣＭＯＳインバータ２０のｐ型ドレイン拡散層２１ｄとｎ型ドレイン拡散層２２ｄとは電気的に接続されている。 - 特許庁

By using a mask having such a mask pattern 7, the distances between a P type gate layer 4 and the central section 3a and the end section 3b of the N type emitter layer 3 are respectively controlled, and the P type gate layer 4 can be formed around the N type emitter layer 3.例文帳に追加

前記マスクパターン部７を有するマスクを用いることにより、Ｎ型エミッタ層３の中央部３ａおよび端部３ｂとＰ型ゲート層４との間の距離をそれぞれ制御して、Ｎ型エミッタ層３の周囲にＰ型ゲート層４を形成することができる。 - 特許庁

A layer for burying a mesa structure including an active layer 1 is grown in an atmosphere simultaneously containing n- and II-family p-type impurities when an n-type current block layer 3 positioned at the upper part of the active layer 1 is selected for growing.例文帳に追加

活性層１を含むメサ構造を埋め込む埋込層であって、活性層１より上部に位置するｎ型電流ブロック層３を選択成長させる際に、ｎ型不純物とＩＩ族ｐ型不純物とを同時に含んだ雰囲気中で成長させる。 - 特許庁

This GaN-based semiconductor light-emitting device (10) has a laminate L where a plurality of GaN-based semiconductor layers are laminated, and the laminate L includes a first n-type layer (2), a light-emitting layer (3), a p-type layer (4) and a second n-type layer (5), in this order.例文帳に追加

ＧａＮ系半導体発光素子（１０）は、複数のＧａＮ系半導体層が積層されてなる積層体Ｌを有し、積層体Ｌには、第１のｎ型層（２）と、発光層（３）と、ｐ型層（４）と、第２のｎ型層（５）とがこの順に含まれている。 - 特許庁