「n layer」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

An n electrode 108 is formed like a lattice on the upper surface of the semiconductor layer 101.例文帳に追加

半導体層１０１の上面には、格子状にｎ電極１０８が形成されている。 - 特許庁

ELECTRODE FOR N-TYPE NITRIDE SEMICONDUCTOR LAYER AND ITS MANUFACTURING METHOD AND LIGHT EMITTING ELEMENT CONTAINING SAME例文帳に追加

ｎ型窒化物半導体層用の電極、その製造方法およびそれを有する発光素子 - 特許庁

To prevent short-circuiting between base emitters due to contact of the base electrode and an n-type emitter layer.例文帳に追加

ベース電極とｎ型エミッタ層との接触によるベース・エミッタ間の短絡を防止すること。 - 特許庁

The n-type diffusion layer 8 is formed in a self-alignment manner using drain electrodes 12, 13.例文帳に追加

Ｎ型の拡散層８は、ドレイン電極１２、１３を用いたセルファラインにより形成される。 - 特許庁

A resistor 2 formed of a p-type diffusion layer is formed on an n-type silicon substrate 1.例文帳に追加

ｎ型のシリコン基板１上に、ｐ型拡散層から成る抵抗体２が形成されている。 - 特許庁

An n-type semiconductor, for example, such as a titanium oxide can be used for the semiconductor layer 16.例文帳に追加

半導体層１６には、例えば酸化チタン等のｎ型半導体を使用することができる。 - 特許庁

Thereafter, an N type epitaxial layer 4 is formed so as to cover the whole face of the P type Si substrate 1.例文帳に追加

その後、Ｐ型Ｓｉ基板１の全面を覆うように、Ｎ型エピタキシャル層４を形成する。 - 特許庁

On a P-type silicon substrate 1, an N--epitaxial layer 4 as a collector region is formed.例文帳に追加

ｐ型シリコン基板１上にコレクタ領域としてのｎ^-エピタキシャル層４が形成されている。 - 特許庁

The back electrode 2 and the n-type microcrystalline silicon semiconductor layer 31 do not come into complete contact.例文帳に追加

裏面電極２とｎ型微結晶シリコン半導体層３１は、完全に接することがない。 - 特許庁

Further the n type pocket layer 12 is formed by implanting ions again using the resist as the mask.例文帳に追加

さらに、再びレジストをマスクとしたイオン注入を行いｎ^-型ポケット層１２を形成する。 - 特許庁

The first and second double-hetero structures share an n-type AlGaInP first clad layer 3.例文帳に追加

第１，第２のダブルへテロ構造はｎ型ＡｌＧａＩｎＰ第１クラッド層３を共有する。 - 特許庁

The first buried layer 11 is formed under an N well 16 coming into contact with it.例文帳に追加

第１の埋め込み層１１はｎウェル１６下に形成され、かつｎウェル１６と接触している。 - 特許庁

Moreover, the current can be softly recovered by enhancing the concentration in the central part Xp of the n-drift layer.例文帳に追加

また、ｎドリフト層の中央部Ｘｐの濃度を高めることでソフトリカバリー化することができる。 - 特許庁

A region other than the n+ type regions 6 in the p-type layer 4 is a body region 7.例文帳に追加

一方、ｐ型層４においてｎ^+型領域６以外の領域は、ボディ領域７である。 - 特許庁

By using amorphous In-Ga-Zn-O as the n-layer 3; occurrence of discontinuation, a void or the like can be prevented on a joint interface between the n-layer 3 and the p-layer 2, thereby forming a good joint interface.例文帳に追加

ｎ層３としてアモルファス状態のＩｎ−Ｇａ−Ｚｎ−Ｏを用いることから、ｎ層３とｐ層２との接合界面に不連続性やボイド等が発生することが防止され、良好な接合界面が形成される。 - 特許庁

This cutting tool is composed of sintered carbide alloy (a) provided with a coating (b) comprising a Ti (C, N) layer by MTCVD, and a plural layered coatings (c) composed of a κ-Al2O3 layer and a TiN or Ti (C, N) layer.例文帳に追加

ＭＴＣＶＤによるＴｉ（Ｃ，Ｎ）層からなるコーティング（ｂ）、及びκ−Ａｌ_2Ｏ_3層とＴｉＮ又はＴｉ（Ｃ，Ｎ）の層とで構成される複数層コーティング（ｃ）を有する焼結炭化物合金（ａ）で構成される切削工具とする。 - 特許庁

An n-type diffusing layer region 32 forming a protection diode is previously formed to a region near the gate electrode 36 together with an n-type diffusing layer region 30 and a p-type diffusing layer region 34 forming a transistor over a semiconductor substrate.例文帳に追加

半導体基板上にトランジスタを構成するｎ型拡散層領域３０，ｐ型拡散層領域３４と共に、保護ダイオードを構成するｎ型拡散層領域３２をゲート電極３６の近傍に予め形成する。 - 特許庁

The n-type semiconductor layer 13 is formed by an epitaxial growing method so as to retain the recess of the trench 12 on the inner wall of the trench 12, and a p-type semiconductor layer 14 is similarly formed on the surface of the n-type semiconductor layer 13.例文帳に追加

トレンチ１２の内壁上にトレンチ１２の凹みを残すようにＮ型半導体層１３をエピタキシャル成長法により形成し、同様にＮ型半導体層１３の表面上にＰ型半導体層１４を形成する。 - 特許庁

The n-type nitride semiconductor laminate has a substrate, a buffer layer made of Al_aGa_1-aN(0.05≤a≤0.8), and an n-side nitride semiconductor layer formed on the buffer layer.例文帳に追加

本発明のｎ型窒化物半導体積層体は、基板と、前記基板の表面に形成された、Ａｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８）からなるバッファ層と、前記バッファ層上に形成されたｎ側窒化物半導体層とを有する。 - 特許庁

Further, the sum of the depth-directional thickness of the N^- drift layer 1 and the depth-directional thickness of the field stop layer 3 is smaller than the diffusion length of electrons and holes when the Frenkel defect density of the N^- drift layer 1 is the heat balancing density.例文帳に追加

また、Ｎ^-ドリフト層１の深さ方向の厚さとフィールドストップ層３の深さ方向の厚さとの和は、Ｎ^-ドリフト層１のフレンケル欠陥密度が熱平衡密度である場合の電子および正孔の拡散長よりも小さい。 - 特許庁

While a flat band voltage for flattening both energy bands is applied between the n-type semiconductor layer and p-type semiconductor, the forbidden band of the n-type semiconductor layer and forbidden band of the p-type semiconductor layer are partially overlapped.例文帳に追加

ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。 - 特許庁

In the sheet to be thermally transferred comprising the base material sheet 1, the anchor layer 3 and the dye acceptive layer 2 in which the crosslinking curing agent is added and sequentially laminated, the anchor layer contains a poly(N,N-di-lower alkyl substituted aminoethylmethacrylate).例文帳に追加

基材シート１、アンカー層３、及び架橋用硬化剤が添加された染料受容層２が順次積層された被熱転写シートにおいて、該アンカー層をポリ（Ｎ，Ｎ−ジ低級アルキル置換アミノエチルメタクリレート）から形成する。 - 特許庁

A gate electrode 9 is formed on the inner wall of a trench 12, that penetrates the p-type silicon carbide channel layer 4 to the n-type silicon carbide drift layer 2 from the surface of the n-type silicon carbide source layer 5 via the gate insulation film 8.例文帳に追加

ゲート電極９は、ｎ型炭化珪素ソース層５表面から、ｐ型炭化珪素チャネル層４を貫通して、ｎ型炭化珪素ドリフト層２に達するトレンチ１２内壁にゲート絶縁膜８を介して形成される。 - 特許庁

A waveguide layer 12 is formed on an n-type clad layer 11 formed on an n-type substrate 10, and propagates lights, and a layer thickness is substantially constant in a laser and is continuously continued in the spot size transformation part.例文帳に追加

導波路層１２は、ｎ型基板１０上に形成されたｎ型クラッド層１１上に形成され、光を伝搬し、レーザ部では層厚がほぼ一定であり、スポットサイズ変換部では層厚が連続的に変化している。 - 特許庁

Consequently, congestion of an electric field which is nearby the border between an n-type active layer 12 and the p-type base layer 21 and in a high-electric-field area facing the n-type collector layer 24 is reduced to enable application of a higher voltage than usual.例文帳に追加

これにより、ｎ型活性層１２とｐ型ベース層２１との境界付近であってｎ型コレクタ層２４と対向した高電界領域における電界の集中が緩和され、従来より高い電圧の印加が可能となる。 - 特許庁

An N^+ type diffusion layer 3 is formed by injecting N-type impurities to the surface of a silicon board 1, a P^+ type diffusion layer 4 is formed by injecting P-type impurities, and the P^+ type diffusion layer 4 is melted by irradiation with laser beams.例文帳に追加

シリコン基板１の表面にＮ型不純物を注入してＮ^＋型拡散層３を形成し、Ｐ型不純物を注入してＰ^＋型拡散層４を形成し、レーザ光を照射してＰ^＋型拡散層４を溶融させる。 - 特許庁

A control gate portion (b) has a floating gate 7b which is formed in an N well layer 23 formed in a P-type semiconductor layer common to the memory cell portion (a) and capacity-coupled to the N well layer 23 via the gate oxide film 6b.例文帳に追加

コントロールゲート部ｂは、メモリセル部ａと共通のＰ型の半導体層内に形成されるＮウェル層２３内に形成され、ゲート酸化膜６ｂを介してＮウェル層２３に容量結合されるフローティングゲート７ｂを備える。 - 特許庁

With such a structure, at reverse bias, the contact part of the n- type layer 2 with the Al film 5 in a mesa part is pinched off by a depletion layer which extends to the n- type epitaxial layer 2, and at reverse bias, the potential barrier in the mesa part is made higher.例文帳に追加

このような構成にて、逆バイアス時にはｎ^- 型エピ層２に延びる空乏層によってメサ部分のｎ^- 型層２とＡｌ膜５との接触部をピンチオフし、逆バイアス時にはメサ部分の電位障壁を高くする。 - 特許庁

At the time of manufacturing a photoelectric conversion element provided with a semiconductor layer containing n-type impurities and a semiconductor layer containing p-type impurities formed thereon, the semiconductor layer containing n-type impurities is made to contain a first n-type impurity having a relatively small atomic radius and a second n-type impurity having a relatively large atomic radius.例文帳に追加

ｎ型不純物半導体層と、その上に形成されたｐ型不純物半導体層とを備えた光電変換素子を作製するにあたって、ｎ型不純物半導体層に、相対的に小さな原子半径を有する第１のｎ型不純物と、相対的に大きな原子半径を有する第２のｎ型不純物とを含有させる。 - 特許庁

The solid-state imaging device has an n-type silicon substrate 20; a p-type epitaxial layer 21 formed on the n-type silicon substrate 20; an n-type sensor section 22 formed on the p-type epitaxial layer 21; and an active element formed on the p-type epitaxial layer 21 and reading electric charges obtained by photoelectric conversion by the n-type sensor section 22.例文帳に追加

本実施形態に係る固体撮像装置は、ｎ型シリコン基板２０と、ｎ型シリコン基板２０上に形成されたｐ型エピタキシャル層２１と、ｐ型エピタキシャル層２１に形成されたｎ型センサ部２２と、ｐ型エピタキシャル層２１に形成され、ｎ型センサ部２２により光電変換して得られる電荷を読み出す能動素子とを有する。 - 特許庁

A unidirectional anti-fuse element comprises: a cathode electrode layer 1 connected with a cathode electrode terminal K; a semiconductor layer 2 consisting of a p-type impurity layer 21 and an n-type impurity layer 22; an insulation layer 3; an anode electrode 4 connected with an anode electrode layer A by a bonding wire 5; and a sealing resin layer 6.例文帳に追加

１はカソード電極端子Ｋに接続されたカソード電極層、２はｐ型不純物層２１及びｎ型不純物層２２よりなる半導体層、３は絶縁層、４はボンディングワイヤ５によってアノード電極端子Ａに接続されたアノード電極層、６は封止樹脂層である。 - 特許庁

The group III nitride semiconductor layer 2 has a laminated structure in which an n-type contact layer 21, a multiple quantum well layer 22 serving as a light-emitting layer, a GaN final barrier layer 25, a p-type electron stopping layer 23, and a p-type contact layer 24 are laminated in this order from the side of the GaN monocrystal substrate 1.例文帳に追加

III族窒化物半導体層２は、ＧａＮ単結晶基板１側から順に、ｎ型コンタクト層２１、発光層としての多重量子井戸層２２、ＧａＮファイナルバリア層２５、ｐ型電子阻止層２３、およびｐ型コンタクト層２４を積層した積層構造を有している。 - 特許庁

This embodiment comprises a silicon substrate 2, a silicon dioxide layer 3, a monocrystal silicon layer 4, a silicon dioxide layer 5, a spacer 13 of N+ doped polysilicon, a conformal layer 15 of a conductive diffusion preventing substance, a metal silicide layer 16, a CVD silicon dioxide layer 17, an insulator spacer 18, a silicon oxide layer 19, and a polysilicon 21.例文帳に追加

シリコン基板２、二酸化シリコン層３、単結晶シリコン層４、二酸化シリコン層５、Ｎ＋ドープ・ポリシリコンのスペーサ１３、導電性拡散防止物質のコンフォーマル層１５、金属シリサイド層１６、ＣＶＤ二酸化シリコン層１７、絶縁体スペーサ１８、酸化シリコン層１９、ポリシリコン２１を備える。 - 特許庁

The GaN semiconductor layer 2 has a lamination structure wherein an N-type contact layer 21, a first quantum well layer 22, a GaN final barrier layer 25, a P-type electron inhibition layer 23, a P-type contact layer 24, and a second quantum well layer 26 are stacked in sequence from the side of the GaN substrate 1.例文帳に追加

ＧａＮ半導体層２は、ＧａＮ基板１側から順に、Ｎ型コンタクト層２１、第１量子井戸層２２、ＧａＮファイナルバリア層２５、Ｐ型電子阻止層２３、Ｐ型コンタクト層２４、および第２量子井戸層２６を積層した積層構造を有している。 - 特許庁

The bilayer double-sided flexible metal laminate plate is configured by holding the polyimide layer between metal layers, wherein the polyimide layer is a single layer made of non-thermoplastic polyimide resin, and adhesion between one side metal layer and the polyimide layer or adhesion between the other side metal layer and the polyimide layer are each 7 N/cm or more.例文帳に追加

ポリイミド層が金属層に挟持される２層両面フレキシブル金属積層板であって、前記ポリイミド層が非熱可塑性ポリイミド樹脂からなる単層であり、金属層とポリイミド層との接着性がいずれも７Ｎ／ｃｍ以上である、２層両面フレキシブル金属積層板。 - 特許庁

When executing activating treatment by using a lamp anneal device, an SiC wafer 1 composed of an n^+ type substrate 1a and an n^- type epitaxial layer 1b to inject an impurity is arranged so that the side of the n^- type epitaxial layer 1b can be turned toward the side of a wafer stage 5.例文帳に追加

ランプアニール装置を用いて活性化処理を行うに際し、ｎ^+型基板１ａと不純物が注入されるｎ^-型エピ層１ｂとによって構成されるＳｉＣ基板１を、ｎ^-型エピ層１ｂ側がウェハステージ５側を向く様に配置する。 - 特許庁

On the current constriction insulating layer 17, an n-side electrode 21 is formed to cover the n-type contact layer 20 and a p-side electrode 22 is formed entirely on the side of the semiconductor substrate 11 opposite to the n-side electrode 21.例文帳に追加

電流狭窄絶縁層１７上にはｎ側電極２１がｎ型コンタクト層２０を覆うように形成され、半導体基板１１におけるｎ側電極２１と反対側の面にはその全面にｐ側電極２２が形成されている。 - 特許庁

The carbon nano-tube layer 4 is composed of a nano-tube having metallic conductivity or such a carbon nano-tube that n=m, or n-m is a multiple of 3 (n and m are chiral exponents), and is oriented in such a manner that an axis of the tube is perpendicular to a layer surface.例文帳に追加

カーボンナノチューブ層４は、金属的な導電性を有するもの、ｎ＝ｍまたはｎ−ｍが３の倍数（ｎ，ｍはカイラル指数）となるようなカーボンナノチューブからなり、層面に対してチューブの軸が垂直となるように配向している。 - 特許庁

A surface channel layer 5 comprises n-type channel layers 5a, 5b formed to touch the surface parts of p- type base regions 3a, 3b and an n- type epi layer 2, and p-type channel layers 5c, 5d formed on the n-type channel layers.例文帳に追加

表面チャネル層５を、ｐ^-型ベース領域３ａ、３ｂの表面部及びｎ^- 型エピ層２の表面部と接するように形成されたｎ型チャネル層（５ａ、５ｂ）と、ｎ型チャネル層の上に形成されたｐ型チャネル層（５ｃ、５ｄ）とによって構成する。 - 特許庁

A non-doped region of thickness 0.5 μm is provided to the ZnO light emitting layer 3 at a point located nearly at a center but closer to the p-type ZnO layer 4 than to the n-type ZnO layer 2 in the direction of thickness.例文帳に追加

ＺｎＯ発光層３に、厚み方向の中央よりもｐ型ＺｎＯ層４側に位置して、０．５μｍの厚みに亘るノンドープ領域を形成する。 - 特許庁

The semiconductor device comprises: a cathode layer 3 made of an n-type impurity region; and an anode layer 1 made of a p-type impurity region provided at the upper portion of the cathode layer 3.例文帳に追加

Ｎ型の不純物領域からなるカソード層３と、カソード層３の上部に設けられたＰ型の不純物領域からなるアノード層１とを備える。 - 特許庁

The S/N ratio of the perpendicular magnetic recording medium can also be improved by suitably controlling the configuration of a ferromagnetic layer and a non-magnetic layer of the intermediate layer.例文帳に追加

また、中間層の強磁性層及び非磁性層の構成を適宜制御することにより、垂直磁気記録媒体のＳ／Ｎ比をも向上することができる。 - 特許庁

An outside electrode 42 is connected to a P type layer 26 of the 2nd PIN device 14 and a center layer 40 is connected to an N type layer 30 of the second PIN device 14.例文帳に追加

外側電極（４２）が、第２ＰＩＮデバイス（１４）のＰ型層（２６）に接続され、中央層（４０）が第２ＰＩＮデバイス（１４）のＮ型層（３０）に接続される。 - 特許庁

An InGaN grated layer 85 changing an In composition from 0% to 10% is inserted between a p-type InGaN layer 86 and an n-type GaN layer 84.例文帳に追加

ｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８４の間には、Ｉｎ組成を０％から１０％まで変化させたＩｎＧａＮグレーデッド層８５を挿入した。 - 特許庁

The photoelectric conversion function element is composed by laminating a p-type GaN clad layer, an InN active layer, and a clad layer including the mixed crystal whose main component is n-type InN in the order.例文帳に追加

ｐ型のＧａＮクラッド層、ＩｎＮ活性層、ｎ型のＩｎＮを主成分とする混晶を含むクラッド層の順に積層されてなる光電変換機能素子とする。 - 特許庁