「n layer」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

This IGBT is constituted in a punch through structure having an n^+ buffer layer 13 and has a p^- type low-concentration layer 12 between the buffer layer 13 and a p^+ drain layer 11.例文帳に追加

本発明のＩＧＢＴ１０は、ｎ^＋バッファ層１３を有するパンチスルー構造とされ、ｎ^＋型のバッファ層１３とｐ＋型のドレイン層１１の相互間にｐ^−型の低濃度層１２を有している。 - 特許庁

The semiconductor device includes: a gate electrode 14A which has a p-type polysilicon layer 14A1 and silicide layer 14A2; and a gate electrode 14B which has an n-type polysilicon layer 14B1 and silicide layer 14 B2.例文帳に追加

ｐ型ポリシリコン層１４Ａ１およびシリサイド層１４Ａ２を有するゲート電極１４Ａと、ｎ型ポリシリコン層１４Ｂ１およびシリサイド層１４Ｂ２を有するゲート電極１４Ａとを備える。 - 特許庁

The semiconductor layer 14 is formed on the transparent substrate 12 and includes an n-type GaN contact layer 22 laminated on the transparent substrate 12, and an InGaN light-emitting layer 24 and a p-type GaN contact layer 26.例文帳に追加

半導体層１４は、透明基板１２上に形成され、透明基板１２上に積層されるｎ型ＧａＮコンタクト層２２、ＩｎＧａＮ発光層２４およびｐ型ＧａＮコンタクト層２６を含む。 - 特許庁

The p^+-type body layer 6 is equipped, thereby preventing punch through due to a depletion layer spreading from between the p-type base region 3 (p^+-type body layer 6) and an n^--type drift layer 2, and withstand voltage can be improved.例文帳に追加

ｐ^+型ボデー層６を備えることによって、ｐ型ベース領域３（ｐ^+型ボデー層６）とｎ^-型ドリフト層２の間より広がる空乏層により、パンチスルーしないようにでき、耐圧を向上できる。 - 特許庁

Further, the light emitting diode 3 comprises an n-type clad layer 7, an active layer 9, a p-type clad layer 11, a p-type contact layer 13, and an anode electrode 15 formed sequentially on a main face 5a of the substrate 5.例文帳に追加

また、発光ダイオード３は、基板５の主面５ａ上に順次形成されたｎ型クラッド層７、活性層９、ｐ型クラッド層１１、ｐ型コンタクト層１３、及びアノード電極１５を備える。 - 特許庁

The film thickness of the organic compound layer satisfies a relationship of the following equation (1): d_1<d_2< ..., <d_n, wherein d_1 denotes the film thickness of a first organic compound layer, d_2 denotes the film thickness of a second organic compound layer, and d_n denotes the film thickness of an n-th organic compound layer.例文帳に追加

ｄ_1＜ｄ_2＜・・・＜ｄ_n （１）（式（１）において、ｄ_1は、第１有機化合物層の膜厚を表す。ｄ_2は、第２有機化合物層の膜厚を表す。ｄ_nは、第ｎ有機化合物層の膜厚を表す。） - 特許庁

Furthermore, reduction in the capacity of the pin diode 1 is realized by decreasing the product of the width D of the p+ type diffusion layer 5 and the n+ type diffusion layer 6 and the thickness t of an epitaxial layer (i layer) 4.例文帳に追加

さらに、ｐ^+型拡散層５およびｎ^+型拡散層６の幅Ｄとエピタキシャル層（ｉ層）４の厚さｔとの積とを小さくすることによりｐｉｎダイオード１の低容量化を実現する。 - 特許庁

A lattice strain relaxing layer 12, a clad layer 13, an active layer 14, and a clad layer 15 are formed with InAlGaP on an n-GaP substrate 11 which is transparent to InAlGaP semiconductor element radiation light.例文帳に追加

ＩnＡlＧaＰ系半導体素子放射光に透明なｎ‐ＧaＰ基板１１上に、ＩnＡlＧaＰによって格子歪緩和層１２,クラッド層１３,活性層１４及びクラッド層１５を形成する。 - 特許庁

The laser diode has a structure in which refractive index of a p-cladding layer on a second surface of an active layer is smaller than that of an n-cladding layer 50 on a first surface of an active layer.例文帳に追加

アクティブレイヤの第１面に設けられるｎ−クラッドレイヤ５０の屈折率に比べてアクティブレイヤの第２面に設けられるｐ−クラッドレイヤの屈折率が小さな構造を有するレーザーダイオード。 - 特許庁

A protruding resonator forming part including an N-type semiconductor layer 12, an active layer 13, and a P-type semiconductor layer 14 is formed on the center of the epitaxial layer of a substrate 11.例文帳に追加

基板１１のエピタキシャル層における中央部には、ｎ型半導体層１２、活性層１３及びｐ型半導体層１４を含む凸状部からなる共振器形成部が形成されている。 - 特許庁

The p^+-type diffusion layer 3p is electrically connected with a wiring layer 6a via a contact 7p, and the n^+-type diffusion layer 4n is electrically connected with a wiring layer 6 via a contact 7.例文帳に追加

ｐ^＋型拡散層３ｐは、コンタクト７ｐを介して配線層６ａと電気的に接続されており、ｎ^＋型拡散層４ｎは、コンタクト７を介して配線層６と電気的に接続されている。 - 特許庁

A p-layer guard ring 31 is formed between the photodiode p-layer 16 and an anode p-layer 21 surrounding at a predetermined interval from this region on a substrate n-layer 13 made by forming a bidirectional thyristor.例文帳に追加

双方向サイリスタを形成してなる基板Ｎ層１３上に、フォトダイオードＰ層１６と、この領域から所定間隔を隔てて取り囲むアノードＰ層２１との間に、Ｐ層ガードリング３１を形成する。 - 特許庁

At a part of the semiconductor layer 30, an ohmic electrode 9 is formed on a surface of the n-type semiconductor layer 3 exposed by removing the p-type semiconductor layer 5 and active layer 4 by etching etc.例文帳に追加

半導体層３０の一部には、ｐ型半導体層５及び活性層４をエッチングなどにより除去して露出したｎ型半導体層３の表面にオーミック電極９を形成してある。 - 特許庁

On the epitaxial layer 4, an embedded diffusion layer 12 connected so as to make continuity with the trench sidewall diffusion layer 6 is formed by diffusing N-type impurities into the epitaxial layer 4.例文帳に追加

エピタキシャル層４には、エピタキシャル層４中にＮ型不純物を拡散させることにより、トレンチ側壁拡散層６と導通可能に接続された埋め込み拡散層１２が形成されている。 - 特許庁

A semiconductor mesa of the laminate structure 33 includes a low-temperature GaN buffer layer 35, an n-type GaN layer 37, and an active layer 39 and a p-type gallium nitride-based semiconductor layer 37 of a quantum well structure.例文帳に追加

積層構造３３の半導体メサは、低温ＧａＮバッファ層３５、ｎ型ＧａＮ層３７、量子井戸構造の活性層３９及びｐ型窒化ガリウム系半導体層３７を含む。 - 特許庁

In the semiconductor laser, the barrier layer close to the p-clad layer is subjected to lighter p-type modulation doping than the barrier layer close to the n-clad layer.例文帳に追加

より具体的には、ｐ−クラッド層に近い位置の障壁層のｐ型変調ドープ量が、ｎ−クラッド層に近い位置の障壁層のｐ型変調ドープ量よりも少ない、半導体レーザを提供する。 - 特許庁

A first dielectric layer 12 of a ZnS-SiO2 layer, a recording layer 14 of a AgInSbTe layer with addition of N, a second dielectric layer 16 of an AlN layer, and a reflection layer 18 of an Al-Ti layer are formed on a transparent substrate 10 made of a polycarbonate substrate in this order.例文帳に追加

ポリカーボネート基板からなる透明基板１０上に、ＺｎＳ−ＳｉＯ2 層からなる第１誘電体層１２、Ｎが添加されたＡｇＩｎＳｂＴｅ層からなる記録層１４、ＡｌＮ層からなる第２誘電体層１６、Ａｌ−Ｔｉ層からなる反射層１８が順に形成されている。 - 特許庁

A layer jump to a layer B, a track jump from a layer jump position YS on the layer B by the number n of tracks, and a layer jump to the layer A from a track jump position YT are sequentially performed, then search of the jump target address XT is performed from a layer jump position XM of the layer A, and playback is restarted from the jump target address XT.例文帳に追加

そしてＢ層へのレイヤジャンプ、レイヤジャンプ位置ＹＳからのＢ層上のトラック数ｎのトラックジャンプ、トラックジャンプ位置ＹＴからのＡ層へのレイヤジャンプを行った後に、Ａ層上のレイヤジャンプ位置ＸＭからのジャンプターゲットアドレスＸＴのサーチを行って、ジャンプターゲットアドレスＸＴより再生を再開する。 - 特許庁

Subsequently, a device is formed on the surface side of the N type substrate 10 (FIG.2(e)) and a rear face side of the N type substrate 10 is thinned and an N+ type layer 1 is formed on the rear face side (FIG.2(f)).例文帳に追加

この後、Ｎ型基板１０の表面側にデバイスを形成すると共に（図２（ｅ））、Ｎ型基板１０の裏面側を薄膜化して当該裏面側にＮ＋型層１を形成する（図２（ｆ））。 - 特許庁

Moreover, an n-type impurity concentration at the lower side of the electrode in the light receiving surface side includes a high concentration n-type layer which is higher than the n-type impurity concentration of the lower side of the light receiving surface other than the electrode in the light receiving surface side.例文帳に追加

さらに、受光面側電極下部のｎ型不純物濃度が受光面側電極以外の受光面下部のｎ型不純物濃度より高い高濃度ｎ型層を有する太陽電池。 - 特許庁

The metal 312 is electrically connected by shared contacts 216 and 219 with an active layer 300 provided on an n-well region and the n-well voltage VDDB is supplied to the n-well region.例文帳に追加

メタル３１２は、共有コンタクト２１６および２１９によりＮウェル領域に設けられた活性層３００と電気的に結合され、Ｎウェル領域に対してＮウェル電圧ＶＤＤＢが供給される。 - 特許庁

A binary image processor 34 generates N binary images corresponding to N kinds of foreground identifiers on the basis of the foreground layer, and sets a plurality of tiles to each of N binary images.例文帳に追加

２値画像処理部３４は、前景レイヤに基づいて、Ｎ種類の前景識別子に対応するＮ枚の２値画像を生成し、Ｎ枚の２値画像夫々に対して、複数個のタイルを設定する。 - 特許庁

The detector includes a plurality of diodes made of a semiconductor material, n-contacts (1) and p-contacts (4), and the n-contacts are provided by dividing an n-layer into individual segments.例文帳に追加

上記検出器は半導体材料でできている複数のダイオードとｎ−接点（１）とｐ−接点（４）を有し、上記ｎ−接点はｎ−層を個々のセグメントに細分化することにより得られる。 - 特許庁

An n-type semiconductor layer 3, p^+-well region 5, n^++-type source region 6, p^++-type base contact region 7 are formed surrounding the n^++-type drain region 4 in a flat plane.例文帳に追加

平面形状において、ｎ形半導体層３、ｐ^＋形ウェル領域５、ｎ^＋＋形ソース領域６、ｐ^＋＋形ベースコンタクト領域７がｎ^＋＋形ドレイン領域４を囲むように形成されている。 - 特許庁

On an n-type silicon substrate, to which antimony is added as a dopant, having a resistivity which is not lower than 0.04 Ω.cm, an n-type silicon epitaxial layer having a resistivity which is higher than that of the n-type silicon substrate is provided.例文帳に追加

ドーパントとしてアンチモンが添加され抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板上に、該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を有するようにした。 - 特許庁

Subsequently, trenches penetrating the P type epitaxial layer and the buried N region and reaching up to the N+ substrate are formed, and a gate electrode deeply extending to a position opposite to the buried N region is provided in the trenches.例文帳に追加

続いて、Ｐ型エピタキシャル層及び埋込Ｎ領域を貫通して、Ｎ＋基板に達するトレンチを形成し、トレンチ内に、埋込Ｎ領域と対向する位置まで、深く延びるゲート電極を設ける。 - 特許庁

A groove 10 is formed in such a manner that it penetrates the surface of an n+-type source area 4, the n+-type source area 4, a p-type well area 3 to the midway of an n-type silicon epitaxial layer 2.例文帳に追加

ｎ^+形ソース領域４の表面から該ｎ^+形ソース領域４およびｐ形ウェル領域３を貫通してｎ形シリコンエピタキシャル層２の途中まで溝１０が形成されている。 - 特許庁

An n+ layer 15 is provided on the part opposed to the circumferential face P1oof the second main face, and has an impurity concentration higher than that of the n-substrate 11.例文帳に追加

ｎ＋層１５は、第２主面の内周面Ｐ１ｉに対向する部分の上に設けられ、ｎ−基板１１よりも高い不純物濃度を有している。 - 特許庁

An n-drift region 12 is made on a p+-type substrate 10, and an insulating layer 14 is made as a charge accumulating region within the n-drift region 12.例文帳に追加

ｐ＋基板１０上にｎ−ドリフト領域１２を形成し、ｎ−ドリフト領域１２内に電荷蓄積領域としての絶縁層１４を形成する。 - 特許庁

This plastic container is provided with a label stuck through an adhesive layer, which has a gas barrier characteristic and whose peeling strength is 0.9 N/15 mm-14.7 N/mm.例文帳に追加

ガスバリヤー性を有し、剥離強度が０．９Ｎ／１５ｍｍ幅乃至１４．７Ｎ／１５ｍｍ幅のラベルを、接着層を介して装着したプラスチック容器とする。 - 特許庁

The top layer of an (n) semiconductor substrate 11 is provided with a trench gate structure and a (p) well area 13, and an (n) cathode area 14 is provided in the well area 13.例文帳に追加

ｎ半導体基板１１の表面層にトレンチゲート構造とｐウェル領域１３を設け、ウェル領域１３内にｎカソード領域１４を設ける。 - 特許庁

The adhesive force controlling layer is adjusted so that the 180° peel strength of the decorative material is 2.94-9.8 N, preferably 3.92-8.33 N.例文帳に追加

粘着力制御層は、化粧材を剥離するときの１８０°剥離強度が、２.９４〜９.８Ｎ、より好ましくは３.９２〜８.３３Ｎとなるように調整する。 - 特許庁

After the mask 21 is formed, an n-layer 13 having an LDD structure is formed by obliquely implanting an ion of an n-type impurity into the p-type region 2 by using the hard mask 21.例文帳に追加

注入ハードマスク２１をマスクとしてＮ型不純物の斜めイオン注入を行なうことにより、ＬＤＤ構造のｎ^− 層１３を形成する。 - 特許庁

At least a part of a top surface 8a of the semiconductor base layer 10 which is exposed in the trench 42 is an Al-doped nitride represented by In_xAl_yGa_(1-x-y)N (0≤x≤1, 0.00001≤y≤0.01, and 0<1-x-y≤1).例文帳に追加

トレンチ４２に露出する半導体下地層１０の表面８ａの少なくとも一部が、In_xAl_yGa_(1-x-y)N (0≦x≦1，0.00001≦y≦0.01，0＜1-x-y≦1)で示されるAlドープ窒化物である。 - 特許庁

By this structure, the n-type InP current blocking layer 10 can be prevented from contacting with n-type InP clad layers 7, 12.例文帳に追加

上記構造とすることにより、ｎ型InP電流ブロック層１０がｎ型InPクラッド層７、ｎ型InPクラッド層１２と接触することを防ぐことができる。 - 特許庁

To provide a group-III nitride semiconductor light-emitting element in which contact resistance of an n-electrode is reduced without deteriorating translucency of an n-type layer or the like.例文帳に追加

ｎ型層の透光性などを悪化させることなしにｎ電極の接触抵抗が低減されたIII 族窒化物半導体発光素子を実現すること。 - 特許庁

After forming an element structure or a surface electrode on the surface side of an n^+-type substrate 1, an amorphous layer 12 is formed on the rear surface 1b of the n^+-type substrate 1.例文帳に追加

ｎ^+型基板１の表面側に素子構造や表面電極を形成した後、ｎ^+型基板１の裏面１ｂにアモルファス層１２を形成する。 - 特許庁

An N-type impurity is injected into a P-type semiconductor substrate 21 at a relatively low dose amount and high energy, embedding an N-diffused layer 35.例文帳に追加

Ｐ型半導体基板２１に、比較的低ドーズ量及び高エネルギーでＮ型不純物が注入されて、Ｎ拡散層３５が埋め込まれて形成されている。 - 特許庁

The n-type gallium nitride layer can have a second surface-unevenness structure 300a of a given pattern formed on a surface in contact with the n-type electrode 106.例文帳に追加

前記ｎ型窒化ガリウム層は前記ｎ型電極１０６と接する側の面に所定形状の第２表面凹凸構造３００ａを形成してもよい。 - 特許庁

An n^+ embedded impurity region 2 is formed on an interface between an n^- semiconductor layer 3 in a high-potential island region 101 and a p^- semiconductor substrate 1.例文帳に追加

高電位島領域１０１内のｎ^-半導体層３とｐ^-半導体基板１との界面にはｎ^+埋め込み不純物領域２が形成されている。 - 特許庁

A diode 102 having a p^+ impurity region 6 and an n^+ impurity region 45 is formed on the surface of the n^- semiconductor layer 3 in a region 105.例文帳に追加

ｐ^+不純物領域６及びｎ^+不純物領域４５を有するダイオード１０２が、領域１０５内のｎ^-半導体層３表面に形成されている。 - 特許庁

A p-well 111 to be a channel region of a MOSFET is formed in one side of an n^- layer 110, and an n^+ drain region 118 is formed in the other side.例文帳に追加

ｎ^-層１１０の一側にはＭＯＳＦＥＴのチャネル領域となるｐウェル１１１が、他側にはｎ^+ドレイン領域１１８が形成される。 - 特許庁

After a P+-type or N+-type wafer which are subjected to high density doping is prepared, the surface is subjected to anodic reaction, thereby simply obtaining a thick porous silicon layer.例文帳に追加

高濃度ドーピングされたp^+型またはn^+型ウェーハを用意した後、その表面を陽極反応させることにより簡単に厚い多孔質シリコン層が得られる。 - 特許庁

An epitaxial layer 3 has an N-type region 4 formed at its base portion, and a P-type body region 5 is formed to be in contact with the N^--type region 4.例文帳に追加

エピタキシャル層３には、その基層部にＮ^-型領域４が形成され、Ｐ型のボディ領域５がＮ^-型領域４に接して形成されている。 - 特許庁

A protective film 10 is formed on an N type silicon substrate 1 whereon an isolation regions 3 and N type diffused layer 4 to be a channel region are formed.例文帳に追加

分離領域３及びチャネル領域となるＮ型拡散層４が形成されたＮ型のシリコン基板１上に、保護膜１０を形成する。 - 特許庁