「p. 108」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The work function of a metal constituting the n-side electrode 107 is different from that of a metal constituting the p-side electrode 108.例文帳に追加

ｎ側電極１０７とｐ側電極１０８とを構成する金属の仕事関数は異なる。 - 特許庁

A ground voltage and a power voltage are applied to the P-wells 106 and N-wells 108, respectively.例文帳に追加

Ｐウェル１０６およびＮウェル１０８には、それぞれ接地電圧および電源電圧が印加される。 - 特許庁

A region where each N-well 108 is in contact with the embedded P-well 104 has a width of ≤2 μm.例文帳に追加

各Ｎウェル１０８が埋込Ｐウェル１０４と接する領域の幅は、２μｍ以下である。 - 特許庁

A decoupling capacitance is formed between the N-wells 108 and the embedded P-well 104.例文帳に追加

Ｎウェル１０８と埋込Ｐウェル１０４との間でデカップリング容量が形成される。 - 特許庁

A p+ region 108 is formed at the bottom part of the trench 22 which leads to a p+ type silicon substrate 101.例文帳に追加

トレンチ溝２２底部には、ｐ＋型領域１０８が形成され、ｐ＋型シリコン基板１０１に繋がっている。 - 特許庁

A p-type cladding layer 110 is formed on the current-blocking layer 108 and the p-side optical confinement layer 107.例文帳に追加

ｐ型クラッド層１１０は電流ブロック層１０８及びｐ側光閉じ込め層１０７の上に形成される。 - 特許庁

A first trench 108 is formed on a surface of the p-type layer 104 facing the p-electrode 103 with a depth reaching the n-type layer 106.例文帳に追加

ｐ型層１０４のｐ電極１０３側の表面に、第１の溝１０８が形成され、ｎ型層１０６に達する深さである。 - 特許庁

The light emitting element 100 includes a first groove 108 formed on a surface on a side of a p-type layer 104 bonded to a p-type electrode 103.例文帳に追加

発光素子１００は、ｐ型層１０４のｐ電極１０３と接合している側の表面に、第１の溝１０８が形成されている。 - 特許庁

A groove 108 is formed on a surface of this light-emitting element 100 on the side joined to a p-electrode 103 of a p-type layer 104.例文帳に追加

発光素子１００は、ｐ型層１０４のｐ電極１０３と接合している側の表面には、溝１０８が形成されている。 - 特許庁

A pressure variation ΔP of the tank interior before and after heating value input is calculated on the basis of the pressure P and the pressure P' (step 108).例文帳に追加

圧力Ｐ、および圧力Ｐ’に基づいて、熱量投入前後におけるタンク内部の圧力変化量ΔＰを算出する（ステップ１０８）。 - 特許庁

The paper P lying in the processing liquid is horizontally carried, and the leading end of the paper P is guided toward the blade 108 by the 1st guide member 150, then, the paper P passes through between the upper end of the blade 108 and the slit 106, then, the paper P is carried to the adjacent downstream processing tank.例文帳に追加

処理液中のペーパーＰは水平に搬送され、先端が第１のガイド部材１５０によってブレード１０８に向けてガイドされ、ブレード１０８の上端とスリット１０６との間通過して隣接する下流側の処理槽へ搬送される。 - 特許庁

Then, a high-concentration p-type diffusion layer 108 is formed by ion implantation, and a high-concentration n-type diffusion layer 109 is formed at the upper portion of the high-concentration p-type diffusion layer 108 by ion implantation.例文帳に追加

その後、高濃度Ｐ型拡散層１０８をイオン注入により形成した後、高濃度Ｐ型拡散層１０８の上方に高濃度Ｎ型拡散層１０９をイオン注入により形成する。 - 特許庁

A p-side crystal defect layer 108 is also formed similarly, and the p-side crystal defect layer 108 and n-side crystal defect layer 107 are formed contiguously and alternately as shown in Fig.1(a).例文帳に追加

ｐ側結晶欠陥層１０８も同様であり、図１（ａ）に示されるように、ｐ側結晶欠陥層１０８とｎ側結晶欠陥層１０７とは隣接して交互に形成されている。 - 特許庁

A width detecting part 107 detects the vertical and lateral width of the recognizing object P and while using the detected width, an entire image position specifying part 108 specifies the position of the entire image as the recognizing object P.例文帳に追加

幅検出部107は認識対象物Ｐの天地、左右方向幅を検出し、全体像位置特定部108は前記検出した幅を用いて認識対象物Ｐ全体像の位置を特定する。 - 特許庁

Hence, the p-type GaAs contact layer 108 is arranged at a position which is shifted from loop positions (which does not include loop positions) in a standing wave distribution of the light inside the p-type GaAs contact layer 108.例文帳に追加

そのため、ｐ型ＧａＡｓコンタクト層１０８は、面発光半導体レーザ素子内部における光の定在波分布において、腹の位置からずれた位置（腹の位置が含まれないような位置）に設けられている。 - 特許庁

Since the light strength inside the p-type GaAs contact layer 108 is reduced, the light is hardly absorbed in the p-type GaAs contact layer 108.例文帳に追加

これによって、ｐ型ＧａＡｓコンタクト層１０８内部における光強度が低下するため、光がｐ型ＧａＡｓコンタクト層１０８で吸収されにくい構造となっている。 - 特許庁

A semiconductor device 100 includes an embedded P-well 104 formed on a P-type substrate 102, and a plurality of P-wells 106 and N-wells 108 which are formed alternately on the P-well to be adjacent to each other.例文帳に追加

半導体装置１００は、Ｐ型基板１０２上に形成された埋込Ｐウェル１０４と、その上に形成され、互いに隣接して交互に設けられた複数のＰウェル１０６および複数のＮウェル１０８と、を含む。 - 特許庁

A nitride semiconductor device has a p-type light guide layer 106 composed of a p-type GaN, with a surface being subjected to etching, and a p-type contact layer 108 composed of p-type GaN formed on a surface to be etched in the p-type light guide layer 106.例文帳に追加

窒化物半導体装置は、表面がエッチングされたｐ型ＧａＮからなるｐ型光ガイド層１０６と、該ｐ型光ガイド層１０６における被エッチング面の上に形成されたｐ型ＧａＮからなるｐ型コンタクト層１０８とを有している。 - 特許庁

In the step for manufacturing a nitride compound semiconductor laser, a p-type AlGaN etching marker layer 200 is placed under a p-type GaN cap layer 108 and a p-type AlGaN clad layer 107.例文帳に追加

窒化物系化合物半導体レーザの製造工程において、ｐ型ＧａＮキャップ層１０８およびｐ型ＡｌＧａＮクラッド層１０７下にｐ型ＡｌＧａＮエッチングマーカー層２００を敷く。 - 特許庁

At least the concentration of silicon out of oxygen, carbon, and silicon in an interface between the p-type light guide layer 106 and the p-type contact layer 108 is 1/10 of the concentration of a dopant in the p-type light guide layer 106.例文帳に追加

ｐ型光ガイド層１０６とｐ型コンタクト層１０８との界面における酸素、炭素及びシリコンのうち少なくともシリコンの濃度は、ｐ型光ガイド層１０６におけるドーパント濃度の１０分の１以下である。 - 特許庁

Here, the oil pooled in a contact section of the web 112 and outside heating roll 108 is leveled out on the surface of the outside heating roll 108 by having the outside heating roll 108 rotated in a position which is separated from the fixing roll 102, and therefore the oil stain transferred to recording paper P in fixing can be reduced.例文帳に追加

ここで、外部加熱ロール１０８が定着ロール１０２から離れた位置で回転し、ウェブ１１２と外部加熱ロール１０８との接触部で溜まった油が外部加熱ロール１０８の表面で均されるので、定着時に記録用紙Ｐに転写される油痕を低減することができる。 - 特許庁

A water retention facility comprises: a water retention structure 108 which is an aggregate of water retention bodies 106 having a water retention property; and a support member 100 which has air permeability and supports the water retention structure 108 by forming a space between the water retention structure 108 and a construction object surface P.例文帳に追加

保水性を有する保水体１０６の集合体である保水構造体１０８と、通気性を有し、保水構造体１０８と施工対象面Ｐとの間に空間を形成して保水構造体１０８を支持する支持部材１００と、を備える。 - 特許庁

A transparent electrode 107 and a p-side electrode 108 formed on a portion of the transparent electrode are formed on the other surface of the MQW active layer 104.例文帳に追加

ＭＱＷ活性層１０４の他の面上には、透明電極１０７とその一部に形成されたｐ側電極１０８が形成されている。 - 特許庁

Each of the string LED elements has a p-side electrode 108 extending like a string and the electrodes are separated by element separation grooves 110 from one another.例文帳に追加

各線状ＬＥＤ素子は、それぞれ線状に延びるｐ側電極１０８を有しており、素子分離溝１１０により互いに分離されている。 - 特許庁

A semiconductor substrate 104 is composed of first and second semiconductor layers 106 and 110 composed of p-type silicon and an insulating layer 108.例文帳に追加

半導体基板１０４はｐ型シリコンから成る第１および第２の半導体層１０６、１１０と、絶縁層１０８とにより構成されている。 - 特許庁

A group of layers from the n-type contact layer 104 to the p-type contact layer 108 compose a UV-ray emission portion.例文帳に追加

ｎ型コンタクト層１０４からｐ型コンタクト層１０８までの層が紫外線発光部を構成している。 - 特許庁

A p-type embedding area 108 is formed in a trench by epitaxial growth and etching while an oxide film 103 is used as a mask.例文帳に追加

Ｐ型埋込領域１０８は、エピタキシャル成長、および酸化膜１０３をマスクとしたエッチングによってトレンチ内に形成される。 - 特許庁

The groove 108 penetrates the n-type layer, an active layer, and a p-type layer and has a depth reaching an etching stopper layer 109.例文帳に追加

この溝１０８は、ｎ型層、活性層、ｐ型層を貫通し、エッチングストッパ層１０９に達する深さである。 - 特許庁

The groove 108 has a depth enough to penetrate the p-type layer 104 and an active layer 105 and reach an n-type layer 106.例文帳に追加

この溝１０８は、ｐ型層１０４、活性層１０５を貫通し、ｎ型層１０６に達する深さである。 - 特許庁

A side face of the groove 108 is inclined so that a cross-sectional area in the element surface direction decreases toward the n-type layer 106 from the p-type layer 104.例文帳に追加

溝１０８の側面は、ｐ型層１０４からｎ型層１０６に向かうにつれ素子面方向の断面積が減少するよう傾斜している。 - 特許庁

Density values measured by the P sensor 210 are input into a delay quantity determination section 108, where a delay quantity used for output is determined.例文帳に追加

Ｐセンサ２１０により測定された濃度値を遅延量決定部１０８に入力し、出力に使う遅延量が決定される。 - 特許庁

A current-blocking layer 108 is formed in a pair of band shape facing to each other through an opening 109 on the p-side optical confinement layer 107.例文帳に追加

電流ブロック層１０８はｐ側光閉じ込め層１０７の上方に、開口部１０９を介して対向する一対の帯状に形成される。 - 特許庁

In this case, at the time when the players P provide instructions for registration through the touch panel 99, the results of games are stored and registered in the display-side memory 108.例文帳に追加

遊戯者Ｐがタッチパネル９９を通して登録指示をしたとき、表示側メモリ１０８に遊戯結果が記憶して登録される。 - 特許庁

A gate electrode 109 is formed on an appropriate portion of the p+-type well region 105 with a gate oxide film 108 in-between.例文帳に追加

ｐ^+形ウェル領域１０５の適宜部位上にはゲート酸化膜１０８を介してゲート電極１０９が形成される。 - 特許庁

Immediately below the window 107, the p-type semiconductor is arranged in almost parallel with the metallic sheet 108 at an interval of, for example, about 20 mm from the window 107.例文帳に追加

ビーム取出し窓１０７の直下に、例えば２０mm程度の間隔を空けて、ｐ型半導体を金属板１０８と略平行に配置する。 - 特許庁

In P-well regions 152 and 153 arranged in both sides of the N-well region 151, N-channel transistors 108 and 109 and the like are formed.例文帳に追加

Ｎウェル領域１５１の両側に配置されたＰウェル領域１５２，１５３には、Ｎチャネルトランジスタ１０８，１０９等が形成されている。 - 特許庁

In the liquid crystal display device, a common electrode 108 constituting a pixel is divided into a plurality of common electrodes, and a common electrode driving circuit (control circuit) 40 is provided which has unit control circuits P provided correspondingly to the plurality of common electrodes 108 respectively.例文帳に追加

画素を構成する共通電極１０８が複数に分割されており、複数の共通電極１０８にそれぞれ対応して設けられた単位制御回路Ｐを有する共通電極駆動回路（制御回路）４０を備える。 - 特許庁

The surface emission semiconductor laser comprises an N-type lower DBR 106 formed on a substrate, an active region 108, and a P-type upper DBR formed on the active region 108.例文帳に追加

基板上に形成されたＮ型の下部ＤＢＲ１０６と、活性領域１０８と、活性領域１０８上に形成されたＰ型の上部ＤＢＲとを含む。 - 特許庁

A p-type third nitride semiconductor layer 108 is selectively formed on the semiconductor layer laminate 103, and a gate electrode 109 is formed on the third nitride semiconductor layer 108.例文帳に追加

半導体層積層体１０３の上には、ｐ型の第３の窒化物半導体層１０８が選択的に形成されており、第３の窒化物半導体層１０８の上にはゲート電極１０９が形成されている。 - 特許庁

Operation pieces 106 and 108 are arranged in both end parts of an inserting sheet material P, and rotary members 110 and 112 are arranged to integrally rotate with these operation pieces 106 and 108.例文帳に追加

挿入されるシート材Ｐの両端部に作動片１０６、１０８を設けると共に、この作動片１０６、１０８と一体に移動する回転部材１１０、１１２を設けている。 - 特許庁

The high pressure resistant MOS type transistor comprises a p-type semiconductor substrate 100, a channel region 108, an n-type extended drain region which is formed on the substrate 100 through the channel region 108, and an n-type source region 102.例文帳に追加

高耐圧ＭＯＳ型トランジスタは、ｐ型の半導体基板１００の上部にチャネル領域１０８を挟んで形成されたｎ型の延長ドレイン領域１０１及びｎ型のソース領域１０２を有している。 - 特許庁

Further, the p-type buried layer 109 is formed so as to cover the upper surface of the n-type buried layer 108 so that at least a part of the n-type buried layer 108 is contacted with the n^--type epitaxial layer 110.例文帳に追加

また、このＮ型埋め込み層１０８の少なくとも一部とＮ^−型エピタキシャル層１１０とが接するように、Ｎ型埋め込み層１０８の上面を覆うようにＰ型埋め込み層１０９が形成されている。 - 特許庁

A ridge stripe 150 is constituted by: a p-type GaAs top cap layer 111 of a ridge stripe shape; a p-type Al_yGa_1-yAs cap etching stop layer 110; a p-type GaAs bottom cap layer 109; and a p-type Al_xGa_1-xAs second cladding layer 108.例文帳に追加

リッジストライプ形状のｐ型ＧａＡｓ上キャップ層１１１、ｐ型Ａｌ_ｙＧａ_１−ｙＡｓキャップエッチングストップ層１１０、ｐ型ＧａＡｓ下キャップ層１０９及びｐ型Ａｌ_ｘＧａ_１−ｘＡｓ第２クラッド層１０８でリッジストライプ１５０を構成する。 - 特許庁

The semiconductor device includes a p-type field effect transistor that includes a gate dielectric layer 108 formed on a semiconductor substrate, an oxygen-containing alloy layer 110 formed on the gate dielectric layer 108, a Re layer 112 formed on the oxygen-containing alloy layer 110, and a Re oxide layer 502 located between the gate dielectric layer 108 and the oxygen-containing alloy layer 110.例文帳に追加

半導体基板上に形成されたゲート誘電体層１０８と、ゲート誘電体層１０８上に形成された酸素を含む合金層１１０と、酸素を含む合金層１１０上に形成されたRe層１１２と、ゲート誘電体層１０８と酸素を含む合金層１１０との間に位置するRe酸化物層５０２を含むp 型電界効果トランジスタを具備する。 - 特許庁

There are formed on an n-GaAs substrate 101 a multiple distortion quantum well active layer 106, a second conductivity type semiconductor layer group (p-AlGaAs first upper cladding layer 108, p-AlGaAs second upper cladding layer 109, p-GaAs etching stop layer 110, p-AlGaAs third upper cladding layer 111, p-GaAs contact layer 112, and p^+-GaAs contact layer 113).例文帳に追加

ｎ-ＧaＡs基板１０１上に、多重歪量子井戸活性層１０６と第２導電型の半導体層群(ｐ-ＡlＧaＡs第１上クラッド層１０８,ｐ-ＡlＧaＡs第２上クラッド層１０９,ｐ-ＧaＡsエッチングストップ層１１０,ｐ-ＡlＧaＡs第３上クラッド層１１１,ｐ-ＧaＡsコンタクト層１１２およびｐ^+-ＧaＡsコンタクト層１１３)を形成する。 - 特許庁