「parallel output」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

When the core of a PLC chip is recognized, parallel light is made incident from its output-side end surface and the core position is recognized from an image of an input-side end surface obtained with the parallel light.例文帳に追加

ＰＬＣチップのコア認識を行う際に、その出力側端面から平行光を入射し、当該平行光によって得られる入力側端面の画像からコア位置を認識する。 - 特許庁

A regeneration determination part 171 determines whether to regenerate the pulse signal generated on the transmitting side, based on the number of pulse signal REPs output in parallel from the serial-parallel conversion part 170.例文帳に追加

再生決定部１７１は、直並列変換部１７０から並列出力されるパルス信号ＲＥＰの数に基づいて、送信側で生成されたパルス信号を再生すべきか否かを決定する。 - 特許庁

In the wideband amplifier, a band-pass filter comprising an L-C parallel resonant circuit and an L-C-R series resonant circuit is loaded in parallel as the load of a current output amplification element.例文帳に追加

広帯域増幅器は、電流出力増幅素子の負荷としてＬ−Ｃ並列共振回路及びＬ−Ｃ−Ｒ直列共振回路からなるバンドパス・フィルタが並列に装荷されている。 - 特許庁

An internal clock is given to serial/parallel conversion circuits 18, 20 serial/parallel-converting data given by a packet form and an interface circuit 22 decoding an output of the serial/parallel conversion circuits 18, 20 and outputting commands of ACT and the like to a DRAM core 26.例文帳に追加

内部クロックは、パケット形式で与えられるデータをシリアル−パラレル変換するシリアルパラレル変換回路１８、２０と、シリアルパラレル変換回路１８、２０の出力をデコードし、ＤＲＡＭコア２６に対してＡＣＴ等のコマンドを出力するインターフェイス回路２２とに与えられる。 - 特許庁

This dynamic latch is provided with a discharge part for parallel discharging a first output node in response to one and second output node signal in differential input signals and parallel discharging a second output node in response to the other and first output node signal in the differential input signals and a current source for sinking a current from the discharge part in response to a clock signal.例文帳に追加

差動入力信号中で一つと第２出力ノードの信号に応答して並列で第１出力ノードをディスチャージし、差動入力信号中で他の一つと第１出力ノードの信号に応答して並列で第２出力ノードをディスチャージするディスチャージ部と、クロック信号に応答して前記ディスチャージ部から電流をシンキングする電流源とを具備する。 - 特許庁

The electric current is supplied to the stop switch of the contact b; the in-operation signal output means of the contact b is serially connected to current output wiring of the opening switch of the contact (a); and the full-closing signal output means of the contact (a) is connected in parallel to the in-operation signal output means.例文帳に追加

ｂ接点の停スイッチに電流を供給し、ａ接点の開スイッチの電流出力配線に対して、ｂ接点の作動中信号出力手段を直列に接続し、ａ接点の全閉信号出力手段を作動中信号出力手段に並列に接続する。 - 特許庁

When the drain voltage changes with the output transistor that performs on-operation, the gate voltage of the detection transistor disposed in parallel to the output transistor that performs off-operation, changes more than the gate voltage of the output transistor, thus, the detection transistor performs erroneous on-operation before the output transistor performs erroneous on-operation.例文帳に追加

オン動作する出力トランジスタのドレインに電圧変化が生じると、オフ動作する出力トランジスタのゲート電圧よりも並列に設けられた検出トランジスタのゲート電圧が大きく変化し、この出力トランジスタが誤オン動作する前に検出トランジスタの方が早く誤オン動作する。 - 特許庁

An address generating circuit 12 is controlled by a control signal 17 output form a control means 11, and a parallel pattern 18 is output from a memory 13 by an address signal 16 output from the address generating circuit 12 and the control signal 17 output from the control means 11.例文帳に追加

制御手段１１から出力された制御信号１７によりアドレス発生回路１２を制御し、アドレス発生回路１２から出力されたアドレス信号１６と制御手段１１から出力された制御信号１７によりメモリ１３からパラレルパターン１８が出力される。 - 特許庁

This is a relay type non-contact output circuit which carries out non-contact output of an output signal in parallel by using a plurality of relays of the number corresponding to the non-contact output number, and comprises a relay control and drive circuit for controlling and driving each relay so as to carry out switching operation at different timing.例文帳に追加

出力信号を無接点出力数に応じた個数の複数のリレーを用いることによりパラレルに無接点出力するリレー式無接点出力回路であって、異なるタイミングで開閉動作するように各リレーを制御・駆動するリレー制御駆動回路を具備する。 - 特許庁

After data read out from a memory cell matrix 14 in parallel are held in a data latch 17, they are selected successively by an output selector 18 according to timing signals SL0 to SL15 given from a controller 20 and output in series from an output buffer 19 as output data DO.例文帳に追加

メモリセルマトリックス１４から並列に読み出されたデータは、データラッチ１７に保持された後、コントローラ２０から与えられるタイミング信号ＳＬ０〜ＳＬ１５に従って順次出力セレクタ１８によって選択され、出力バッファ１９から出力データＤＯとして直列に出力される。 - 特許庁

ESD protection of an output circuit is performed by connecting an ESD protection diode to an external connection terminal receiving an output of an external output circuit in a semiconductor device and also by individually arranging a resistive element as an ESD protection resistance between each output terminal of a plurality of output transistors driven in parallel by an output control signal and the external connection terminal in the external output circuit.例文帳に追加

半導体装置における外部出力回路の出力を受ける外部接続端子にＥＳＤ保護用ダイオードを接続すると共に、前記外部出力回路には、出力制御信号によって並列的に駆動される複数の出力トランジスタの出力端子と前記外部接続端子との間に個別にＥＳＤ保護抵抗としての抵抗素子を配置して、出力回路のＥＳＤ保護を行う。 - 特許庁

On/off timing and the sequence, of an input complementary switch consisting of a parasitic body diode and a controllable semiconductor CBS having in parallel a parasitic capacity, an output switch consisting of a controllable semiconductor VBS having in parallel a parasitic capacity, and a complementary output switch which is a semiconductor rectifier having in parallel the parasitic capacity, are controlled.例文帳に追加

寄生ボディダイオード及び寄生容量を並列に持つ制御可能半導体ＣＢＳから成る入力相補スイッチ、寄生容量を並列に持つ制御可能半導体ＶＢＳから成る出力スイッチ、寄生容量を並列に持つ半導体整流器である相補出力スイッチのオン及びオフのタイミング及びシーケンスを制御する。 - 特許庁

The first diffusion layers 200 are each a second conductivity type, and are connected in parallel with each other to an input/output terminal of the semiconductor device.例文帳に追加

第１の拡散層２００は、第２導電型であり、半導体装置の入出力端子に互いに並列に接続している。 - 特許庁

Two or more shift resisters 16 are parallel arranged to the right side of the shooting part 2, and an output circuit 20 is set up at each of the shift resisters 16.例文帳に追加

また撮像部２の右には複数の列シフトレジスタ１６が並列配置され、そのそれぞれに出力回路２０が設けられる。 - 特許庁

Between the output port and the inverted input port of the arithmetic amplifier 31, a reset switch 33 is connected in parallel to the capacitor C1.例文帳に追加

演算増幅器３１の出力端−反転入力端間には、コンデンサＣ１と並列にリセットスイッチ３３が接続されている。 - 特許庁

Two serially connected return resonance capacitors 9 and 10 are connected in parallel to a horizontal output transistor (switching element) 2.例文帳に追加

直列接続された２個の帰線共振コンデンサ９及び１０は、水平出力トランジスタ(スイッチング素子)２に並列接続されている。 - 特許庁

To increase the number of parallel tests of semiconductor memory devices even in utilizing limited input/output channels of a test device.例文帳に追加

テスト装置の限定された入出力チャネルを利用しても、半導体メモリ素子の並列テスト数を拡張できるようにすることにある。 - 特許庁

To attain a redundant power supply device that controls so that each output current of both the power supply devices, that are connected in parallel becomes equal.例文帳に追加

並列接続した双方の電源装置の出力電流が均等になるように制御する二重化電源装置を実現する。 - 特許庁

A shunt current circuit 24 which is installed in parallel with reference to the feedback coil 6 shunts a part of the output current via a thermistor 25.例文帳に追加

帰還コイル６に対して並列に設けられた分流回路２４は、出力電流の一部をサーミスタ２５を介して分流する。 - 特許庁

To improve a uniformity of heat distribution of halogen lamps arranged in a shape of a parallel cross, and to improve an infrared output.例文帳に追加

井桁状に配置されたハロゲンランプの配熱の均一性の向上を図ることができるとともに、赤外線出力の向上を図る。 - 特許庁

The parallel CRC calculation circuit 3 concurrently performs CRC arithmetic for the output of the data order adjustment circuit 2 in units of N bytes.例文帳に追加

並列ＣＲＣ計算回路３は、データ順番調整回路２の出力に対してＮバイト並列にＣＲＣ演算を行う。 - 特許庁

An output terminal of the CD player 1 is connected in parallel with an 'adder 9' and a 'series circuit consisting of a band- pass filter 14 and a sbutractor 15'.例文帳に追加

ＣＤプレーヤ１の出力端は、「加算器９」と「バンドパスフィルタ１４と引算器１５の直列回路」に並列的に接続される。 - 特許庁

To prevent degradation in efficiency at small output current in a direct-current power circuit which supplies a load with power in parallel.例文帳に追加

負荷に並列に電力を供給するの直流電源回路において、出力電流が小さいときの効率の低下を防止する。 - 特許庁

Each of the PN code generating circuits 2a-2n outputs a reference PN code that is a parallel code in addition to the output patterns.例文帳に追加

各ＰＮ符号発生回路２ａ〜２ｎ毎に、出力パターンとは別に、並列符号である基準ＰＮ符号が出力されている。 - 特許庁

A signal by-pass circuit 13 is connected in parallel with an amplification circuit 10 between an input side capacitor 11 and an output side capacitor 12.例文帳に追加

入力側コンデンサ１１と出力側コンデンサ１２との間に、増幅回路１０と並列に信号バイパス回路１３を接続する。 - 特許庁

The input unit 20, the interpolated frame generating unit 30, and the output unit 40 operate in parallel to perform pipeline processing.例文帳に追加

入力部２０、補間フレーム生成部３０および出力部４０は、並列的に動作することによりパイプライン処理を実行する。 - 特許庁

Data processing from the data input signal IOTXD up to the MUX output signal TXO is parallel processed for each of stages.例文帳に追加

データ入力信号ＩＯＴＸＤからＭＵＸ出力信号ＴＸＯまでのデータ処理は、各ステージごとに並列処理される。 - 特許庁

The reference resistance layer 22 and a second output conductive layer 34 are extended in parallel, and parts of them are conducted by a connection layer 36.例文帳に追加

また、参照抵抗層２２と第２の出力導電層３４とが平行に延び、その一部が接続層３６で導通されている。 - 特許庁

A first output conductive layer 33 and the reference resistance layer 21 are extended in parallel, and parts of them are conducted by a connection layer 35.例文帳に追加

第１の出力導電層３３と参照抵抗層２１とが平行に延び、その一部が接続層３５で導通されている。 - 特許庁

A switch SW1 is provided in parallel with a capacitor C1 and short-circuits the first input terminal and the output terminal of the operational amplifier OP3.例文帳に追加

スイッチＳＷ１は、容量Ｃ１と並列に設けられ、オペアンプＯＰ３の第１入力端子と出力端子とを短絡させる。 - 特許庁

In the differential gear system, a 45° beveled input gear is mounted parallel to and coaxial with a 45° beveled output gear.例文帳に追加

差動ギヤシステムでは、４５°のベベルを備えた入力ギヤが４５°のベベルを備えた出力ギヤと平行に且つ同軸で取り付けられている。 - 特許庁

A parallel circuit of a bypass capacitor 64 and a resistor 66 is connected between an output side of the superposing circuit 36 and a ground potential point.例文帳に追加

重畳回路３６の出力側と接地電位点の間にバイパスコンデンサ６４、抵抗器６６の並列回路が、接続されている。 - 特許庁

To suppress, to a minimum, reduction of output power as a power amplifier, when an amplifier that is being combined in parallel breaks down.例文帳に追加

並列合成している増幅器が故障した場合、電力増幅器としての出力電力の低下を最小限に抑圧する。 - 特許庁

The parallel edge faces opposed to each other through a narrow gap may be vertical to an optical axis, and in this case, the output of a crystal can be effectively utilized.例文帳に追加

狭い間隙の平行端面は光軸に垂直であってもよく、この場合、結晶の出力を有効に利用できる。 - 特許庁

An outdoor fan inverter 35a is connected in parallel with the compressor inverter 34 on the output side of the smoothing capacitor 32c.例文帳に追加

室外ファン用インバータ３５ａは、平滑コンデンサ３２ｃの出力側において圧縮機用インバータ３４に並列に接続されている。 - 特許庁

A main transistor(TR) 21 of the amplifier circuit 10 has an input 22 connected to a composite output 20 of the low resistance parallel circuit 17.例文帳に追加

アンプ回路１０の主トランジスタ２１は、低抵抗並列回路１７の合成出力２０に繋がる入力２２を有している。 - 特許庁

In addition, to operate the electromagnetic blower by a large output, the coils 33A and 33B of the electromagnet may be connected in parallel.例文帳に追加

また、電磁ブロワを大出力で動作させるために、電磁石のコイル３３Ａと３３Ｂを並列に接続するようにしても良い。 - 特許庁

To miniaturize a power device in an arrangement direction, in which a crankshaft and an output shaft are disposed at an interval in parallel in the arrangement direction.例文帳に追加

クランク軸と出力軸とが配列方向に間隔をおいて平行に配置される動力装置を配列方向で小型化する。 - 特許庁

A capacitor C1 for resonance and a final end resistor R are electrically connected in parallel between the input port P1 and the output port P2.例文帳に追加

入力ポートP1と出力ポートP2の間には、共振用コンデンサC1と終端抵抗Ｒが電気的に並列に接続されている。 - 特許庁

Two capacitors: a main capacitor and an auxiliary capacitor, separated by a diode, are connected in parallel, on the output side of the rectifier.例文帳に追加

整流器の出力側では、ダイオードによって分離された主キャパシタ及び補助キャパシタの二つのキャパシタが並列に接続される。 - 特許庁

In this low power RAMBUS DRAM, an upper series/parallel shift section is connected between an upper memory bank section and an input/ output block section.例文帳に追加

本発明の低電力型ラムバスＤＲＡＭは上部直／並列シフト部は上部メモリーバンク部と入／出力ブロック部の間に接続される。 - 特許庁

The stored duty cycle signals are output by sampling to generate multiple parallel single-bit data each having one bit.例文帳に追加

サンプリングすることにより、保存されたデューティ・サイクル信号が出力され、各々１ビットを有する複数のパラレルなシングルビット・データを生成する。 - 特許庁

A counter 103 receives the clock signal outputted from the crystal oscillator 102 and a start signal and provides an output of parallel data.例文帳に追加

カウンタ１０３は、水晶発振器１０２から出力するクロック信号とスタート信号とを入力してパラレルデータを出力する。 - 特許庁

A voltage detection circuit 47 detects an output voltage of a composite DC power outputted from the parallel rectifier circuit 13.例文帳に追加

並列整流回路１３から出力される合成直流電力の出力電圧を電圧検出回路４７で検出する。 - 特許庁

Two or more series shift resisters 14 are parallel arranged to the left side of the shooting unit 2 and an output circuit 18 is set up at each of the series shift resisters 14.例文帳に追加

撮像部２の左には複数の列シフトレジスタ１４が並列配置され、そのそれぞれに出力回路１８が設けられる。 - 特許庁