「phase synchronization loop」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SYNCHRONIZATION METHOD FOR PHASE LOCKED LOOP, PHASE LOCKED LOOP AND SEMICONDUCTOR DEVICE PROVIDED WITH PHASE LOCKED LOOP例文帳に追加

位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 - 特許庁

PHASE SYNCHRONIZATION LOOP CIRCUIT, AND DATA RECOVERY DEVICE例文帳に追加

位相同期ループ回路、及びデータ再生装置 - 特許庁

The flow of the phase information signal is in a phase synchronization loop.例文帳に追加

位相情報信号の流れは、位相同期ループになっている。 - 特許庁

PHASE-LOCKED LOOP CIRCUIT TO HORIZONTAL SYNCHRONIZATION SIGNAL例文帳に追加

水平同期信号に対する位相同期ループ回路 - 特許庁

PHASE LOCKED LOOP CIRCUIT, SYNCHRONIZATION DETECTION CIRCUIT, AND BROADCAST RECEIVER例文帳に追加

位相同期回路、同期検波回路および放送受信装置 - 特許庁

FRACTIONAL-N SYSTEM PHASE SYNCHRONIZATION LOOP FREQUENCY SYNTHESIZER例文帳に追加

フラクショナル−Ｎ方式位相同期ループ形周波数シンセサイザ - 特許庁

PHASE SYNCHRONIZATION LOOP TYPE FREQUENCY SYNTHESIZER OF FRACTIONAL-N METHOD例文帳に追加

フラクショナル−Ｎ方式の位相同期ループ形周波数シンセサイザ - 特許庁

PHASE SYNCHRONIZATION LOOP CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, AND RECEIVER例文帳に追加

位相同期ループ回路、半導体集積回路、および、受信装置 - 特許庁

To lower interference signal generated by a digital phase synchronization loop.例文帳に追加

デジタル位相同期ループが発生させる干渉信号を低減させる。 - 特許庁

PHASE ERROR DETECTION CIRCUIT, PHASE SYNCHRONIZATION LOOP CIRCUIT, AND INFORMATION REPRODUCING DEVICE USING SAME例文帳に追加

位相誤差検出回路と位相同期ループ回路、及び、それを利用した情報再生装置 - 特許庁

VOLTAGE CONTROL OSCILLATING CIRCUIT AND PHASE SYNCHRONIZATION LOOP CIRCUIT PROVIDED WITH THE SAME例文帳に追加

電圧制御発振回路およびそれを備える位相同期ループ回路 - 特許庁

PHASE SYNCHRONIZATION LOOP CIRCUIT PROVIDED WITH DEADLOCK PREVENTION CIRCUIT, AND DEADLOCK PREVENTION METHOD THEREFOR例文帳に追加

デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 - 特許庁

SENSORLESS DRIVE DEVICE AND METHOD OF BRUSHLESS DC MOTOR USING DIGITAL PHASE SYNCHRONIZATION LOOP例文帳に追加

ディジタル位相同期ループを用いたブラシレスＤＣモータのセンサレス駆動装置及び方法 - 特許庁

A chirp signal generation circuit includes a reference signal generation unit (DDS72) and a phase synchronization loop (PLL74).例文帳に追加

基準信号生成部（ＤＤＳ７２）と、位相同期ループ（ＰＬＬ７４）とを備える。 - 特許庁

To provide a loop filter in a phase synchronization circuit that improves the C/N.例文帳に追加

Ｃ／Ｎを改善することができる位相同期回路におけるループフィルタを提供する。 - 特許庁

To provide a phase-locked loop type frequency synthesizer with a low noise while maintaining a high speed converging operation of phase synchronization.例文帳に追加

位相同期の高速な収束動作を維持しつつ、低雑音となる位相同期ループ形周波数シンセサイザを得る。 - 特許庁

To determine presence/absence of a clock loop connection state by erroneous connection regarding a clock phase synchronization circuit in a slave synchronization network.例文帳に追加

従属同期網に於けるクロック位相同期回路に関し、誤接続によるクロックループ接続状態の有無を判定する。 - 特許庁

To provide a phase error detection circuit, a phase synchronization loop circuit whose phase synchronization characteristics are stable even when a reproduction level of the minimum run length signal is extremely low, and to provide an information reproducing device using the same.例文帳に追加

最小ランレングス信号の再生レベルが極端に低い場合でも位相同期特性が安定な位相誤差検出回路、位相同期ループ回路、それを用いた情報再生装置を提供する。 - 特許庁

To detect a phase error with good accuracy even if an amplification level of a read signal varies in a phase error detection circuit and to stabilize the phase synchronization characteristic of a phase locked loop circuit.例文帳に追加

位相誤差検出回路において、読み出し信号の振幅レベルが変動しても位相誤差を精度良く検出し、よって位相同期ループ回路の位相同期特性を安定させること。 - 特許庁

To provide a digital phase locked loop circuit which has a wide capture range and stably locks synchronization at a high speed.例文帳に追加

広範囲のキャプチャレンジを有し、高速かつ安定に同期引込み可能なデジタルフェーズロックドループ回路を提供する。 - 特許庁

To provide a phase locked loop circuit with a high-speed synchronization pull-in function which can surely shift to a synchronization pull-in operation and reduce current consumption after shift.例文帳に追加

確実に同期引き込み動作に移行可能で、移行後の消費電流を低減できる高速同期引き込み機能付きの位相同期回路を提供する。 - 特許庁

To suppress frequency variation before synchronization is established by shortening a PLL (phase-locked loop) drawing time when switching a reference clock.例文帳に追加

参照クロックの切替時におけるＰＬＬ引き込み時間を短縮し、同期確立までの周波数変動を抑制する。 - 特許庁

To provide a phase synchronization circuit that can realize a phase locked loop with a wide correction range of a phase deviation without a limit of a phase shift correction range due to a limit of an oscillated frequency of a VCO.例文帳に追加

ＶＣＯの発振周波数の制限による位相ずれ補正範囲の制限がなく、位相ずれの補正範囲の広い位相同期ループを実現することができる位相同期回路を提供する。 - 特許庁

To provide a phase synchronization loop circuit with high frequency resolution, superior phase noise property, and restricted output spurious with respect to the phase synchronization loop circuit used as a wave source of microwave in a microwave transceiver device, such as a radio communication system, and radar.例文帳に追加

無線通信装置やレーダなどのマイクロ波送受信装置にマイクロ波の波源に用いる位相同期ループ回路に関し、周波数分解能が高く、位相雑音特性が良好であり、また、出力スプリアスを抑制することができる位相同期ループ回路を得ることを目的とする。 - 特許庁

In the re-synchronization process, a delay section 200 is used to restore the loop gain of the loop filter 100 in a timing when a phase of the clock output signal is just close to a phase of the new reference clock.例文帳に追加

再同期過程では、遅延部２００により、クロック出力信号２４の位相が新たな基準クロックの位相に丁度近くなったタイミングで、ループフィルタ１００のループ利得が元に戻るようにした。 - 特許庁

To constitute a frequency synchronization circuit or the like of a circuit which is simplified in comparison with a circuit including a PLL (Phase Locked Loop) circuit.例文帳に追加

ＰＬＬ回路を含んだ回路に比べて周波数同期回路等を簡単な回路によって構成できるようにする。 - 特許庁

EQUIPMENT AND METHOD FOR SERVO CONTROL USING PHASE SYNCHRONIZATION LOOP, MEASURING METHOD OF JITTER, AND CONTROL METHOD FOR ORBIT DESIGNATION例文帳に追加

位相同期ループを用いたサーボ制御装置及びサーボ制御方法、ジッターの測定方法並びに軌道指定のための制御方法 - 特許庁

By a phase synchronization loop comprising the fixed frequency divider 2, a phase comparator 3, a loop filter 4, a voltage control oscillator 5, and a phase comparator 6, an output frequency to be 6N + 473 + 1/7 + 1/2 MHz in which the offset is set to a predetermined oscillation frequency 6N + 473 + 1/7 + 32/63 MHz is obtained.例文帳に追加

固定分周器２、位相比較器３、ループフィルタ４、電圧制御発振器５および位相比較器６からなる位相同期ループにより、既定発振周波数６Ｎ＋４７３＋１／７＋３２／６３ＭＨｚに上記のオフセットを設けた、６Ｎ＋４７３＋１／７＋１／２ＭＨｚとなる出力周波数を得る。 - 特許庁

In a phase synchronization loop circuit 10, a phase comparator 1 compares a phase of an input clock CLKI and that of an output clock CLKO, and outputs control signals UP and DOWN as the result of the comparison.例文帳に追加

位相同期ループ回路１０において、位相比較器１は、入力クロックＣＬＫＩと出力クロックＣＬＫＯとの位相を比較し、比較結果として制御信号ＵＰ，ＤＯＷＮを出力する。 - 特許庁

The charge pump has the function of applying its output signals to the first input terminal of the loop filter, and the phase synchronization accelerator has the function of applying its analog output signals to the second input terminal of the loop filter.例文帳に追加

電荷ポンプは、ループフィルタ内の第１入力端子にポンプ出力信号を印加し、位相同期アクセレータは、ループフィルタ内の第２入力端子にアナログ出力信号を印加する。 - 特許庁

To solve the problem that it takes substantial time to establish synchronization of a PLL circuit because the cut-off frequency of a loop filter becomes low when a frequency for phase comparison is low.例文帳に追加

位相比較周波数が低い場合、ループフィルタのカットオフ周波数も低くなり、ＰＬＬ回路の同期確立に多大な時間を要する。 - 特許庁

To establish compatibility between the shortening of a loop delay of a digital PLL and the high accuracy of reproduced data subjected to phase synchronization by the digital PLL.例文帳に追加

デジタルＰＬＬのループ遅延の短縮化と、そのデジタルＰＬＬによって位相同期が取られた再生データの高精度化とを両立させる。 - 特許庁

The phase synchronization circuit consists of a phase comparator 1, a bias current supplying circuit 2, a charge pump 3, a loop filter 4, a voltage/ current converter 5, a current control oscillator 6 and a frequency divider 7.例文帳に追加

本装置は位相比較器１、バイアス電流供給回路２、チャージポンプ３、ループフィルタ４、電圧電流変換器５、電流制御発振器６および分周器７により構成される。 - 特許庁

To provide a signal receiving apparatus for suppressing increase of the circuit scale accompanying increase of the number of synchronization holding channels by sharing one phase comparator and loop filter by the plurality of synchronization holding channels.例文帳に追加

１つの位相比較器及びループフィルタを複数の同期保持チャネルで共有することで、同期保持チャネルの増加に伴う回路規模の増大を抑えることが可能な信号受信装置を提供すること。 - 特許庁

To provide a digital processing phase locked loop circuit that can reduce a synchronization lock time required when a frequency deviation takes place in a built-in oscillator.例文帳に追加

ディジタルプロセッシング位相同期ループ回路において、内蔵する発振器に周波数ズレが生じた場合にかかる同期引き込み時間を短縮する。 - 特許庁

To provide a phase synchronization loop circuit that can reduce a processing time required for initial adjustment of a data recovery device and to provide the data recovery device.例文帳に追加

データ再生装置の初期調整に要する処理時間を短縮することのできる位相同期ループ回路、及びデータ再生装置を提供する。 - 特許庁

To obtain a phase synchronization loop circuit which can efficiently select a voltage controlled oscillator to be used, and set its oscillation frequency range.例文帳に追加

使用する電圧制御発振器の選択、および、その発振周波数範囲の設定をより効率的に行うことができる位相同期ループ回路を実現する。 - 特許庁

The synchronization detection circuit 6 compares the variable frequency division clock 101 with the VCO frequency division clock 501 to detect a synchronization state of the clock phase locked loop circuit and to provide an output of a synchronization detection result 601 to the automatic selection circuit 7.例文帳に追加

同期検出回路６は、可変分周クロック１０１とＶＣＯ分周クロック５０１とを比較することによりクロック位相同期回路の同期状態を検出して、同期検出結果６０１を自動選択回路７に出力する。 - 特許庁

A correction circuit (4) is provided in a digital phase synchronization loop that includes a first terminal (1), a second terminal (2), a discrete tuning oscillator (6), an integrator (10), a loop filter (11), and a feedback path.例文帳に追加

第１端子（１）と、第２端子（２）と、離散値的な同調発振器（６）と、積算器（１０）と、ループフィルタ（１１）と、フィードバック経路とを含んだデジタル位相同期ループ内に、補正回路（４）を備えることを提案する。 - 特許庁

To solve a problem of a conventional phase frequency synchronizing circuit that it takes a long time to reach synchronization from an asynchronous state, because a loop filter constant suitable for the asynchronous state cannot be selected.例文帳に追加

位相周波数同期回路において、非同期状態に対応したループフィルタ定数を選べないため、非同期状態から同期するまでの時間が長くなる。 - 特許庁

The loop filter 1 in the phase synchronization circuit includes, an amplification circuit 2, a first low pass filter 3, a second low pass filter 4, a voltage supply circuit 17, and a switching element 5.例文帳に追加

本発明の位相同期回路におけるループフィルタ１は、増幅回路２、第１のローパスフィルタ３、第２のローパスフィルタ４、電圧供給回路１７、スイッチング素子５を備える。 - 特許庁

To provide a voltage controlled oscillator (VCO) that provides a high oscillated frequency and has a short synchronization lock time when the voltage controlled oscillator is applied to a phase locked loop (PLL) circuit.例文帳に追加

高い発振周波数が得られ、位相同期回路（ＰＬＬ）に使用したときには同期引き込み時間が短い電圧制御発振器（ＶＣＯ）を提供する。 - 特許庁

The signals Hb and Lb are updated until the VCO satisfies the prescribed frequency range, a value is subsequently held, the SW1 is opened with the Rst signal, and the PLL is switched to a closed loop to start phase synchronization.例文帳に追加

信号Hb,LbはVCOが所定の周波数範囲を満たすまで更新された後、値が保持され、Rst信号によりSW1を開き、PLLを閉ループに切替えて位相同期を開始する。 - 特許庁

To easily obtain a complex signal value of a carrier phase, to shorten an initial synchronization time of a PLL(phase-locked loop), to reduce power consumption and to decrease a processing quantity of a DSP(digital signal processor), when the DSP is in use.例文帳に追加

キャリア位相の複素信号としての値を簡単に求め、ＰＬＬにおける初期同期時間を短くし、さらに、消費電力を低減すると共に、ＤＳＰを用いる場合の処理量を少なくする。 - 特許庁

To provide a phase synchronization circuit for preventing a jitter characteristic of an SDI (Serial Digital Interface) signal from deteriorating and the followability of PCR(Program Clock Reference)-PLL (Phase Locked Loop) control from deteriorating even when a stream having relatively large PCR jitter is received.例文帳に追加

ＰＣＲジッタが比較的大きいストリームを受信した場合でも、ＳＤＩ信号のジッタ特性の悪化およびＰＣＲ−ＰＬＬ制御の追従性の悪化を防止することが可能な位相同期回路の提供。 - 特許庁